该文对OFDM原理及其实现做了分析说明,还分析了Turbo码的编译码。阐述了Turbo 码应用与OFDM的意义,并对Turbo-OFDM进行了MATLAB仿真。
标签： Turbo OFDM Turbo-OFDM MATLAB
上传时间： 2014-01-10
上传用户：gtzj
谱减法原理及其实现过程,详细的步骤 算法 格式。 可以进攻参考
上传时间： 2017-04-10
上传用户：xue123
直流无刷电机S曲线加减速控制算法及其实现直流无刷电机S曲线加减速控制算法及其实现
标签： 直流无刷电机
上传时间： 2022-02-06
上传用户：
摘 要:让智能机器人在多变的光线与温度环境中沿预定线路行走, 在工业生产和学术研究中均有重要意义, 笔者阐述了实现该功能的可靠方法. 通过讨论关键传感器件的选用、检测原理的合理应用、抗环境光干扰的实现、自适应调整算法及其实现等内容, 分析了竞赛机器人的巡线技术. 以这些技术思想为主体的竞赛机器人在国内外竞赛中均取得优异成绩, 表明所述硬软件方法简洁可靠, 对智能机器人的应用研究有一定的参考意义.关键词:智能机器人;巡线;可靠性;反射式红外传感器 为了使人工智能与机器人技术能在更广泛、更深入的层面展开研究, 并使其研究成果尽快转化为生产力, 在机器人足球成为人工智能与机器人学的标准问题并被广泛开展的同时, 近年来, 国内外开展了多种形式、多个层面的机器人比赛. 把这些竞赛机器人中涉及到的一些共同问题进行深入研究, 无疑对学术研究和生产应用都有很强的实际意义。在亚广联亚太地区机器人大赛中, 首届日本东京规则——— “攀登富士山顶”、第二届泰国曼谷规则———“藤球太空征服者”、第三届韩国汉城规则——— “鹊桥相会”、以及2005 年的北京规则——— “攀长城、点圣火”中都有在绿色地面寻白色引导线行走的问题. 这也是移动机器人的标准问题之一, 是解决移动机器人在自由环境自主行动的基础. 经过细致的理论设计和反复的实验验证得到了简洁可靠的竞赛机器人巡线方案, 这也是西南科技大学参赛队在第二、三届国内比赛中蝉联“最佳技术奖” , 并在第三届国内大赛中夺得冠军, 在亚太地区获得亚军及“最佳技术奖”的核心技术之一. 这里重点对其“准确巡线、可靠巡线及其简洁实现”进行详细分析..
标签： 智能机器人
上传时间： 2022-06-09
上传用户：ttalli
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
正交频分复用(OFDM)技术是一种多载波数字调制技术，它具有频谱利用率高、抗多径能力强等特点，在宽带无线多媒体通信领域中受到了广泛的关注。 OFDM系统可分为连续工作模式和突发工作模式。在IEEE802.11a、HiperLANType2等无线局域网标准中采用了OFDM的突发工作模式，该模式下的接收机首先对符合某种特定格式的帧做出检测。本文介绍了一种基于最小错误概率准则的帧检测算法，提出了该算法的FPGA实现方案。 同步技术是OFDM最关键的技术之一，它包括载波频率同步和符号同步。载波频率同步是为了纠正接收端相对于发送端的载波频率偏移，以保证子载波间的正交性；符号同步确定OFDM符号有用数据信息的开始时刻，也就是确定FFT窗的开始时刻。本文首先介绍了一种基于自相关的载波频率同步算法，给出了它的FPGA实现方案，重点讲述了其中用到的Cordic算法及其实现；然后介绍了分别基于互相关和自相关的两种符号同步算法，给出了各自的FPGA实现方案，从实现的角度比较了两种算法的优缺点，并且在FPGA设计中体现了面积复用和流水线操作的设计思想。 文章最后介绍了系统调试的情况，总结出一种ChipScopePro与Matlab相结合的调试方法，该方法在FPGA调试方面具有一定的通用性。
上传时间： 2013-07-16
上传用户：Killerboo
早期的喷墨打印机由于其设计开发成本相对较高，仅仅用于一些专业印刷系统或者广告设计行业。近年来，喷墨打印技术的成本大幅度下降，打印效果显著改善。从最初的效果粗糙、输出缓慢、耗时较长，发展到现在的照片级效果、输出快速、操作简便，特别是最新的喷墨打印机整合了数码功能，这种类型的打印机具有很强的趣味性，它能根据打印用户的不同要求，打印出各种非常有趣的家庭数码影像效果出来。 本文首先研究了目前市场上几个主流厂商的喷墨打印技术的特点，最新进展以及相关技术。这些信息可以作为自身产品设计的一个重要参考，从而可以根据市场需求和产品自身定位，设计好喷墨打印机产品的规格要求，提高其在市场上的竞争力。 喷墨打印机的性价比是产品能否被用户接受的关键因素，本文对喷墨打印机软硬件平台的构建进行了研究，并基于对性能和价格的综合考虑，提出了本文的喷墨打印机软硬件平台。 喷墨打印机的相关技术很多，在知识产权方面，几个主要的打印机厂商在许多国家和地区均有成千上万篇专利对他们的产品进行保护。 本文主要研究其中的Boot loader的实现，Printhead温度的控制以及Printhead的打印控制这三个关键技术，并针对这些关键技术的基本原理及其实现方法进行了深入的研究。 本文对喷墨打印机的相关核心技术做了比较深入的研究，这些研究工作对于有志于喷墨打印机开发的相关技术人员有较好的参考意义，同时，基于ARM的喷墨打印机系统，又是一个典型的嵌入式系统，这对其它嵌入式系统的设计也有较好的借鉴意义。
上传时间： 2013-07-13
上传用户：yx007699
H.264/AVC是ITU与ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission国际标准化组织/国际电工委员会)联合推出的活动图像编码标准。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。基于上下文的自适应二进制算术编码(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的两个熵编码方案之一，相对于另一熵编码方案-CAVLC(基于上下文的自适应可变长编码)，CABAC具有更高的数据压缩率：在同等编码质量下要比CAVLC提高10％～15％的压缩率。CABAC能实现很高的数据压缩率，但这是以增加实现的复杂性为代价的。在已有的硬件实现方法上，CABAC的解码效率并不高。 论文在深入研究CABAC解码算法及其实现流程，并在仔细分析了H.264/AVC码流结构的基础上，总结出了影响CABAC解码效率的各个环节，并以此为出发点，对CABAC解码所需中的各个功能模块进行了优化设计，设计出一种新的CABAC解码器结构，相对于一般的CABAC解码器，它的解码效率得到了显著提高。论文针对影响CABAC解码过程的"瓶颈"问题一多次访问存储部件影响解码速率，提出了新的存储组织方式，并根据CABAC的码流结构特性，采用4个子解码器级联的方式来进一步提高解码速率。 最后，用Verilog语言对所设计的CABAC解码器进行了描述，用EDA软件对其进行了仿真，并在FPGA上验证了其功能，结果显示，该CABAC解码器结构显著提高了解码效率，能够满足高档次实时通讯的要求。
上传时间： 2013-07-03
上传用户：huazi
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
