练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真
上传时间： 2014-01-15
上传用户：1966640071
该程序为盲源分离的仿真程序，对卷积模型的混合图像信号进行分离
上传时间： 2017-01-03
上传用户：cooran
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来对“时”“分”“秒”显示数字进行校时调整的。 在同一ＣＰＬＤ芯片口集成如下电路模块：
上传时间： 2017-01-15
上传用户：独孤求源
基于matlab的（2，1，7）卷积编码
标签： matlab
上传时间： 2013-12-17
上传用户：qq1604324866
包含DVB-T标准中的内交织，内编码，卷积交织，和基4FFT 1024。所有程序为MATLAB实现，特别推荐FFT旋转因子求法。
上传时间： 2013-12-22
上传用户：洛木卓
数字信号处理 信号与系统响应（1） 熟悉连续信号经理想采样前后的频谱变化关系，加深对时域采样定理的理解。 （2） 熟悉时域离散系统的时域特性 （3） 利用卷积方法观察分析系统的时域特性 （4） 掌握序列傅里叶变换的计算机实现方法，利用序列的傅里叶变换对连续信号、离散信号及系统响应进行频域分析。
上传时间： 2013-12-23
上传用户：啊飒飒大师的
自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行
标签： vhdl
上传时间： 2017-02-03
上传用户：努力努力再努力
OFDM系统仿真，信号采用卷积编码和交织技术、采用16-QAM和QPSK两种调制方式，干扰分别采用多径衰落和瑞利衰落两种。
上传时间： 2017-02-17
上传用户：cccole0605
四位数码管驱动程序，51单片机为mcu，采用74h138驱动，38译码器
上传时间： 2014-08-31
上传用户：xiaodu1124
分数阶傅里叶变换快速算法，利用卷积原理，计算量接近fft
上传时间： 2014-01-11
上传用户：fandeshun
