matlab在通信原理中的应用，信道编码卷积码仿真，希望大家能用得上！
上传时间： 2014-01-06
上传用户：sk5201314
包含RS（10，8）的verilog源程序，加法器的verilog源程序，卷积码的verilog源程序
标签：
上传时间： 2013-12-10
上传用户：hopy
BCD编码的Verilog HDL程序，能够实现BCD编码与卷积码。
上传时间： 2014-02-18
上传用户：yyq123456789
viterbi 约束长度为7的仿真，适用于DAB等卷积编码译码的仿真
上传时间： 2016-09-19
上传用户：change0329
Generate trellis of a rate-1/n recursive convolutional code，生成网格图（对码率为1/n的递归卷积码）
标签： convolutional recursive Generate trellis
上传时间： 2013-12-09
上传用户：xz85592677
扩频发射机，信道编码采用(2, 1, 7)卷积 码, 扩频模块采用扩频长度255 的kasami码, 极性变换模块为3bit 量化模式, 内插模块为每两比特间插入7bit 和输出滤波为16 阶的FIR 滤波器。
上传时间： 2017-06-11
上传用户：小宝爱考拉
汉明码，卷积码，以及信道衰落模型仿真（systemview）
标签： 汉明码
上传时间： 2014-11-23
上传用户：ainimao
信道编码中的差错控制前向纠错，具体实现编码为rcpc卷积码
上传时间： 2017-07-03
上传用户：xinyuzhiqiwuwu
本程序正在完善中，目前仅适用于(4,3,3)卷积码，请见谅
上传时间： 2013-12-28
上传用户：阿四AIR
本文主要研究Turbo码的编码和译码算法及其FPGA硬件实现.在概述信道编码理论及其发展历程之后,简要地论述了Turbo码的原理.然后分别对Turbo码的MAP译码算法,LOG-MAP算法进行推导,在给出LOG-MAP的推导之后,提出了对于LOG-MAP译码算法的两点改进,采用三阶牛顿插值函数对校验函数进行拟合,采用双滑动窗口技术取代传统的单滑动窗口技术.Turb码还有一种译码复杂度相对较低的算法——SOVA算法,本文也给出了SOVA算法的详细推导过程.在对LOG-MAP和SOVA算法的详细推导之后,本文给出Turbo码的软件仿真,采用Matlab语言编写Turbo码仿真系统程序,仿真系统比较了单滑动窗口技术和双滑动窗口技术在不同的信噪比下的译码性能.在软件仿真的基础上,本文给出了Turbo码编码器和采用LOG-MAP译码算法译码器的FPGA硬件实现方法.
上传时间： 2013-06-19
上传用户：plsee
