Verilog源代码关于viterbi设计
(n, k, N)卷积码的状态数为2k (N−1) ,对每一时刻要 做2k (N−1) 次“加-比-存”操作,每一操作包括2k 次加法和2k −1 次比较,同时要保留2k (N−...
(n, k, N)卷积码的状态数为2k (N−1) ,对每一时刻要 做2k (N−1) 次“加-比-存”操作,每一操作包括2k 次加法和2k −1 次比较,同时要保留2k (N−...
卷积Turbo码因其优异的纠错性能越来越受人门的关注,而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准,以低时延、高吞吐量、支持高时钟频率、参数可配置为目标,对卷积T...
·卷积编码及基于DSP的Viterbi译码器设计...
一种面向RS码的卷积交织与解交织器,基于MATLAB平台...
[LDPC码]是LDPC码相关论文 [WuYuFei]中是WuYuFei的论文 [WuYufei_matlab]是WuYufei做Turbo码的Matlab程序 程序实现在固定信噪比和卷积长度的...
文章介绍了在通信系统中用卷积器实现快速码同步及解调...
用matlab实现的TURBO码编码。编码器由两个RSC卷积编码器构成...
卷积编码器和viterbi译码器的设计与仿真...
在信道编码的发展进程中,编码研究人员一直致力于追寻性能尽可能的接近Shannon极限,且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码,这种码在接近香农极限的低信噪比下仍能够...
这是一个卷积器的设计,源码值得好好地学习...