卷积编码器和viterbi译码器的设计与仿真

·卷积编码及基于DSP的Viterbi译码器设计

viterbi卷积码编码、译码，调试通过，可以直接使用

卷积码的Viterbi译码算法仿真程序 要求：递归卷积码，归零处理

提供《gsm的卷积码编码和viterbi译码的源码》完整其他工程技术资料下载（归档大小 4 K），包含相关硬件原理图参考、开发文档或源代码工程。

卷积码的Viterbi解码器，用C编写的。很好用

提供《高质量Viterbi译码器,用于卷积码译码》完整其他工程技术资料下载（归档大小 3694 K），包含相关硬件原理图参考、开发文档或源代码工程。