Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上达到均衡； （2）包括低功耗6G和10G串行收发器； （3）总功耗比6G Arria II FPGA低40%； （4）丰富的硬核IP模块，提高了集成度 （5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。
上传时间： 2013-10-21
上传用户：lht618
全新赛灵思（Xilinx）FPGA 7系列芯片精彩剖析:赛灵思的最新7系列FPGA芯片包括3个子系列，Artix-7、 Kintex-7和Virtex-7。在介绍芯片之前，先看看三个子系列芯片的介绍表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介绍表 (1) Artix-7 FPGA系列——业界最低功耗和最低成本 通过表1我们不难得出以下结论： 与上一代 FPGA相比，其功耗降低了50%，成本削减了35%，性能提高30%，占用面积缩减了50%，赛灵思FPGA芯片在升级中，功耗和性能平衡得非常好。
上传时间： 2013-12-20
上传用户：dongbaobao
赛灵思FPGA芯片论文，值得一看。
上传时间： 2015-01-02
上传用户：ljt101007
基于解决Xmodem协议中CRC校验的目的，以经典的LFSR硬件电路为基础，采用了按字节并行运算CRC校验码，以及多字节CRC算法的方法。在Quartus II环境下，通过以VHDL语言仿真试验，得出Xmodem协议中CRC校验，以多字节循环并行CRC算法能够满足高速实时性要求的结论。
上传时间： 2013-10-09
上传用户：胡萝卜酱
介绍了HDLC协议RS485总线控制器的FPGA实现
上传时间： 2013-10-18
上传用户：zhengjian
针对传统集成电路（ASIC）功能固定、升级困难等缺点，利用FPGA实现了扩频通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核实现NCO模块，在下变频模块调用了硬核乘法器并引入CIC滤波器进行低通滤波，给出了DQPSK解调的原理和实现方法，推导出一种简便的引入?仔/4固定相移的实现方法。采用模块化的设计方法使用VHDL语言编写出源程序，在Virtex-II Pro 开发板上成功实现了整个系统。测试结果表明该系统正确实现了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
上传时间： 2013-11-19
上传用户：neu_liyan
摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze 本研究采用业界最新的Xilinx 65ns工艺级别的Virtex-5LXT FPGA 高级开发平台，满足了对于建造具有更高性能、更高密度、更低功耗和更低成本的可编程片上系统的需求。Virtex-5以太网媒体接入控制器(EMAC)模块提供了专用的以太网功能，它和10/100/1000Base-T外部物理层芯片或RocketIOGTP收发器、SelectIO技术相结合，能够分别实现10M/100M/1000M的三态以太网和千兆光以太网的SOPC 系统。
上传时间： 2013-10-28
上传用户：DE2542
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-10-13
上传用户：lml1234lml
根据VME总线规范和协议要求,基于GAL芯片进行了VME总线地址译码、数据读写及中断控制接口电路的设计,完成了电路板设计和研制,试验研究表明其功能满足要求,文中所提出的设计思路方法合理可行。
上传时间： 2013-11-03
上传用户：zhanditian
根据红外遥控芯片BA5104的编码格式，探讨使用AVR单片机ATmega16进行软件解码的两种方法：外部中断解码法和输入捕获功能解码法。详细阐述这两种解码方法的思路，并给出相应的解码中断服务子程序。分析这2种解码方法的优缺点，得出输入捕获功能解码法比外部中断解码法效率更高、解出的遥控码更稳定、可靠的结论。
上传时间： 2013-11-21
上传用户：adada
