半加器全部资料下载-20734个半加器技术资源-虫虫下载站

10个VHDL程序实例，包括加法器，全加器、函数发生器，选择器等。...

📅 2014-01-04

2级流水线，使用4元件实现的22位全加器的VHDL语言实现，适用于altera的FPGA...

📅 2016-01-27

3级流水线，含4元件的22位全加器的VHDL语言实现，适用于altera系列的FPGA...

📅 2016-01-27

触发器实现的，8位全加器的VHDL语言实现，适用于altera系列的FPGA...

📅 2013-12-15

自编自写的ＶＨＤＬ代码，用于实现全加器功能，可能有误...

📅 2016-03-06

本程序完成带进位输入输出的四位二进制加法运算，编程思想采用真值表转换成布尔方程式，利用循环语句将一位全加器编为四位加法器。...

📅 2014-01-16

该程序是用quartus II作为开发工具，用verilog语言编写，实现全加器功能的实例。对初学者很有意义...

📅 2016-07-12

常用经典典型电路，如全加器，乘法器，如何减小资源...

📅 2013-11-27

用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。...

📅 2016-10-28

各种计数器，编码器，全加器等元件的VHDL语言描述...

📅 2013-12-05

📚 半加器技术资料