Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
标签： Description Calculate integer 101000
上传时间： 2014-01-25
上传用户：tonyshao
用MATLAB产生FSK调制信号 1．实验要求： （1）随机产生一个包含十个元素的数组，该数组中的元素非0即1，用作FSK信号的输入数据。 （2）对该数组中的二进制数进行FSK调制，0调制在5000Hz上，1调制在8000Hz上，码元速率为200码元/秒。 （3）画出所产生的FSK信号的时域图形和频域图形。
上传时间： 2014-06-19
上传用户：pompey
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告
上传时间： 2013-12-09
上传用户：hphh
内存中连续存放着16个十六位二进制数，在原16个数的第4和第5个数之间插入00FFH，在原16个数的第8和第9个数之间插入FF00H，在原16个数的第12和第13个数之间插入55AAH， 在原16个数的最后加入AA55H。将按上述方法插入4个数后得到的20个数存入内存中。
上传时间： 2014-02-24
上传用户：alan-ee
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现
上传时间： 2017-01-30
上传用户：dreamboy36
Prentice Hall 出版的整合linux和windows <b>英文原版<b> 另本人有大量电子书，O Reilly的最多 有需要的朋友在我的个人空间上给我留言
标签： Prentice windows linux Hall
上传时间： 2014-01-22
上传用户：JIUSHICHEN
进位制转换；实现10to2、8、16和2、8、16to10.
上传时间： 2014-01-21
上传用户：colinal
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
在MATLAB中对超宽带波形设计中产生其前十五阶导数的仿真程序及多径传播的仿真程序
上传时间： 2014-01-15
上传用户：lizhizheng88
实用电子技术专辑 385册 3.609G十进计数管及其应用 63页 1.1M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
