基于AVR单片机的电力投切装置开发
本文介绍基于 AVR 嵌入系统的三相660 伏电力智能投切开关装置的开发设计。该装置以ATmega48V 为核心器件,采用零电压接通,零电流分断技术,在投入和切断瞬间由可控硅承载线路电流,而在正常闭合...
本文介绍基于 AVR 嵌入系统的三相660 伏电力智能投切开关装置的开发设计。该装置以ATmega48V 为核心器件,采用零电压接通,零电流分断技术,在投入和切断瞬间由可控硅承载线路电流,而在正常闭合...
汇编语言程序设计案例1—动态显示/障碍物检测/障碍物方位检测 10-1. LED数码管显示原理10-2. 案例分析1(2位学号显示)10-3. 案例分析2(简易按键...
实现动态显示效果的方法和以上几种基本类似,这里以滚动显示为例作一说明。对于需要滚动的文字,可以将其设置为位图格式,暂存于内存中,然后利用VC 提供的位图拷贝函数BitBlt将位图复制到显示位置。对于特...
在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢,而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很...
赛灵思spartan6系列FPGA片内资源设计指导...
04_Altera_CPLD的资源优化...
03_Altera_FPGA的资源优化...
针对调制样式在不同环境下的变化,采用了FPGA部分动态可重构的新方法,通过对不同调制样式信号的解调模块的动态加载,来实现了不同环境下针对不同调制样式的解调。这种方...
赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。...
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时...