📚 加法器技术资料

📦 资源总数：4982
💻 源代码：19210
加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。三码，主要的加法器是以二进制作运算。由于负数可用二的补数来表示，所以加减器也就不那么必要。

🔥 加法器热门资料

查看全部4982个资源 »

VHDL编程一百例，包括加法器、乘法器、移位寄存器、奇偶校验器等。pdf格式的，仅供学习使用...

📅 👤 chfanjiang
VHDL 编程

💻 加法器源代码

查看更多 »
💻
等价类（加法器）.frm
💻
加法器示例程序.txt
💻
gw48使用readme.txt
💻
8位加法器树乘法器的vhdl程序.txt
💻
readme.txt
💻
readme.txt
📂 加法器资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 4982 个资源