📚 加法器技术资料

📦 资源总数:4982
💻 源代码:19210

📚 加法器全部资料 (4982个)

在一段时间内,如果用户没有进行按键操作,系统将进入“睡眠”--低功耗状态 * 用户按键后,系统从低功耗状态转到正常的工作状态 * 在非低功耗状态下,程序接收键盘按键执行加法器操作(因为键盘和LCD...

📅

此程序用VHDL语言编写,在四位加法器基础上完成8位二进制加法,输出是BCD码...

📅

此程序采用VHDL语言,完成在16位十六进制加法器的基础上将输出进行BCD码转换,实现输出是BCD码的16位二进制加法器...

📅

此程序采用VHDL语言,完成在32位十六进制加法器的基础上将输出进行BCD码转换,实现输出是BCD码的32位二进制加法器...

📅

此程序采用VHDL语言,利用元件例化语句,在带BCD码转换的4位加法器的基础上完成8位加法器的例化...

📅

包含RS(10,8)的verilog源程序,加法器的verilog源程序,卷积码的verilog源程序...

📅

本文件包括多路选择器器建模,译码器实验程序,加法器实验程序,比较器实验程序,计数器建模,I2C接口标准建模源码,串行接口RS232标准建模源码标准,LCM建模源码,时钟6分频源码,串并转化源码。 ,...

📅