FPU加法器的设计与实现
浮点运算器的核心运算部件是浮点加法器，它是实现浮点指令各种运算的基础，其设计优化对于提高浮点运算的速度和精度相当关键。文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有效地降低了功耗，提高了速度，改善了性能。 ...
加法器设计技术资料
📦 资源总数：10000
💻 源代码：10000
🔥 加法器设计热门资料
查看全部10000个资源 »超前进位加法器的设计
超前进位加法器的设计...
Verilog hdl语言 常用加法器设计
Verilog hdl语言 常用加法器设计，可使用modelsim进行仿真...
加法器
加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全...
加法器
单片机编程主要是通过c编程达到加法器功能，这是一个很简单的程序。...
💻 加法器设计源代码
查看更多 »📂 加法器设计资料分类