加减法
加减法技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
资源总数
500
加减法 全部资料 500 份
FPGA例程之减法器数码管显示
本资源提供了一个详细的FPGA减法器数码管显示例程,非常适合初学者快速掌握FPGA编程基础。通过这个实例,您可以学习到如何使用Verilog或VHDL语言实现基本的算术运算,并将其结果输出至数码管上显示。这对于理解数字逻辑设计原理以及提高实...
2025-11-30
1
一个四位二进制加/减运算器。 要求:当控制端G=0时做加运算
一个四位二进制加/减运算器。 要求:当控制端G=0时做加运算,G=1时做减运算。用发光二极管表示运算结果的正、负。用数码管显示运算结果:加运算时,相加之和不超过15,减运算时,结果可正可负,但都用原码表示。
2013-12-17
48