虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

加减法计数器

  • 采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1:当按下启动计时按钮时

    采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1:当按下启动计时按钮时,实验箱上的8个数码管数码1~8以4Hz的频率,从0到9反复不停计数,8个数码管同一时刻显示同一个数字。当按下异步清零按钮时,则8个数码管均显示为0。 电路2:当按下启动计时按钮时,8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数,即每一时刻只有一个数码管点亮。即:数码管1计数0后,数码管2计数1,以此类推,数码管8计数7后,数码管1再计数8……。当按下异步清零按钮时,则数码管1点亮,显示数字0;其它数码管不亮。 电路3:利用人眼的视觉暂留效应,使6个数码管完成时间的扫描显示功能。数码管1和2显示秒的低位和高位,数码管4和5显示分钟的低位和高位,数码管7和8显示小时的低位和高位。当按下启动计时按钮时,开始计时;当按下异步清零按钮时,各计数器清零,6个数码管显示为000000。

    标签: Quartus2 电路 编写 数码管

    上传时间: 2014-01-20

    上传用户:teddysha

  • 1.核心采用.Net、Mssql数据库、存储过程、缓存技术构建

    1.核心采用.Net、Mssql数据库、存储过程、缓存技术构建,支持百万级以上的需求,内核十分强健 2.总共60记数器图片样式自由选择,并且可以方便地增加记数器图片样式 3.可以设置计数器显示数字,显示位数,计数器是否隐藏,统计信息是否公开等

    标签: Mssql Net 核心 数据库

    上传时间: 2016-06-09

    上传用户:ZJX5201314

  • 电子警报器设计

    电子警报器设计,是在TND-MD教学系统上实现的,所使用的芯片主要有8253定时计数器、8259A中断控制器、8255A并行接口电路芯片。通过按键实现报警与不报警的功能。 源代码在文档最后,附有注释。

    标签: 电子 警报器

    上传时间: 2014-10-14

    上传用户:坏天使kk

  • Java: 在n 张扑克牌中找出顺子 题目是这样的:有n张扑克牌

    Java: 在n 张扑克牌中找出顺子 题目是这样的:有n张扑克牌,每张牌的取值范围是:2,3,4,5,6,7,8,9,10,J,Q,K,A。在这n张牌中找出顺子(5张及5张以上的连续的牌),并将这些顺子打印出来。 思路:我的思路其实很简单,首先就是要去掉重复的牌,因为同样的顺子之算一个,显然JAVA中的Set很适合这个工作。同时又需要对这些牌进行排序,毫无疑问就是TreeSet了。然后从小到大遍历这些牌,并设置一个计数器count。若发现连续的牌,则count++;若发现不连续的,分2中情况:若count>4,则找到了一个顺子,存起来;反之则什么都不做。然后count=1,从新开始找顺子。下面就是代码:

    标签: Java

    上传时间: 2013-12-22

    上传用户:hewenzhi

  • 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL

    分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。

    标签: altera FPGA PLL 分频器

    上传时间: 2016-06-14

    上传用户:wpwpwlxwlx

  • UART发送TX控制电路设计

    UART发送TX控制电路设计,以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff,并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0(内有数据)以及tmpTRegE=1(没有数据)。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0(内又送入数据),但因Tbuff已转送入缓冲寄存器TregE内,为空故令tmpTBufE=1,此tmpTBufE代表缓冲寄存器Tbuff是否为空可再予以送入新的要发送的数据。假如tmpTRegE=0(内有数据)则便要开始进行数据串行传输,传出数据为8位,连同启动信号“0”共需9位的发送计数,以BitCnt作计数。当BitCnt=0计数器便开始递加计数字节,同时令起始信号为0,送入TxD输出端输出。而计数器为1-8时都将TReg的最低位Treg(0)输出到TxD端,并令Treg[]作算术右移运算,依次将Treg[]的D7-D0通过D0移到TxD端输出,直到第9位时停止移位,并将停止位TxD=0发送而结束一个8位数据的发送。

    标签: UART 发送 控制 电路设计

    上传时间: 2016-06-23

    上传用户:kristycreasy

  • 50个VHDL常用的模块

    50个VHDL常用的模块,包括计数器,译码器,编码器,锁存器等等,可供参考

    标签: VHDL 模块

    上传时间: 2013-12-21

    上传用户:ynsnjs

  • 简单入门新闻发布系统源码 具有新闻的添加、管理及显示等基本功能(可以进行图片上传

    简单入门新闻发布系统源码 具有新闻的添加、管理及显示等基本功能(可以进行图片上传,有浏览计数器),功能非常简单,采用Access数据库 页面布局简单,适合入门者学习之用,系统采用Access数据库,默认管理员密码为51aspx

    标签: 新闻发布系统 新闻 源码

    上传时间: 2013-12-19

    上传用户:lanhuaying

  • 测频仪自问世以来得到蓬勃发展

    测频仪自问世以来得到蓬勃发展,目前测频仪的功能正日渐完善。在电路实验中测量频率是一项十分重要的工作,基于计数器的功能设计了一个利用数字电路构成的可用来测量某些电信号频率的仪器,该仪器适合测量频率较高的电信号,具有电路简洁、测试范围广等优点。

    标签: 测频仪 发展

    上传时间: 2014-01-15

    上传用户:米卡

  • 本文件包括多路选择器器建模

    本文件包括多路选择器器建模,译码器实验程序,加法器实验程序,比较器实验程序,计数器建模,I2C接口标准建模源码,串行接口RS232标准建模源码标准,LCM建模源码,时钟6分频源码,串并转化源码。 ,对于硬件设计初学者来说有一定的参考价值。

    标签: 多路 选择器 建模

    上传时间: 2014-01-21

    上传用户:stvnash