利用汇编语言实现电子秒表模拟程序 掌握定时/计数器8253和中断的使用。
上传时间： 2014-06-04
上传用户：ANRAN
java的一个计数器的代码...是有关快速算法的
上传时间： 2016-07-26
上传用户：皇族传媒
计数器，基本的加减，用struts实现，
标签： 计数器
上传时间： 2013-12-26
上传用户：秦莞尔w
十进制计数器，一个非常使用的VHDL源代码
标签： 十进制计数器
上传时间： 2016-07-28
上传用户：a673761058
模型机综合设计之一——加减法指令的实现《二》在HKCPT中，输入一段小程序，并且编译、加载到实验平台中，实现普通的加、减法指令。
上传时间： 2013-12-20
上传用户：zsjinju
1．6个数码管动态扫描显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
上传时间： 2016-08-02
上传用户：thuyenvinh
用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。
上传时间： 2016-08-02
上传用户：pinksun9
1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
上传时间： 2013-12-09
上传用户：lili123
包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合
上传时间： 2013-12-19
上传用户：hopy
一款优秀的网站访问计数器，数据库为access。
上传时间： 2014-01-11
上传用户：yt1993410
