ASIC/FPGA验证经典资料，英文版，希望大家可以有所借鉴。
上传时间： 2013-08-13
上传用户：solmonfu
用FPGA器件实现UART核心功能的一种方法.doc
上传时间： 2013-08-14
上传用户：1583060504
提供stm32的flash的在线改写烧录功能和spi通讯
上传时间： 2013-08-15
上传用户：gundan
FPGA开发板上写的Verilog代码：\r\n功能是从电脑端发送一个字节，然后把它接收回来。\r\n
上传时间： 2013-08-15
上传用户：copu
FPGA基本功能部件都包含其中，可以实现一般的操作，经修改可应用于普遍。
上传时间： 2013-08-18
上传用户：gxf2016
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
上传时间： 2013-08-18
上传用户：问题问题
有时间显示与设置、秒表、闹钟、日期显示与设置功能，用6个数码管显示。
标签： 闹钟
上传时间： 2013-08-20
上传用户：ttpay
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256 ×128 个像素点,基于相同条件,比静态内存控制的面积大了一倍,验证了动态内存核[7 ]的实用性。
上传时间： 2013-08-21
上传用户：sjw920325
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加\r\n热电源中。
上传时间： 2013-08-22
上传用户：nairui21
介绍FIR滤波器的FPGA高效实现和巧妙验证
上传时间： 2013-08-24
上传用户：haoxiyizhong
