欢迎来到虫虫下载站
|
资源下载
资源专辑
关于我们
虫虫下载站
登录
注册
虫虫下载站
专业电子工程师资源平台
资料
代码
搜索
上传资源
首页
资源下载
资源专辑
热门软件
精品资源
基础知识
电路图
电子书
在线计算器
代码搜索
首页
›
资源下载
›
教程资料
›
FPGA开发板上写的Verilog代码 功能是从电脑端发送一
FPGA开发板上写的Verilog代码 功能是从电脑端发送一个字节
教程资料
21 K
107 次下载
2013-08-15
资源详细信息
文件格式
RAR
文件大小
21 K
资源分类
教程资料
上传者
zpne
发布时间
2013-08-15 11:30
下载统计
107
次
所需积分
2 积分
FPGA开发板上写的Verilog代码 功能是从电脑端发送一个字节 - 资源详细说明
FPGA开发板上写的Verilog代码:\r\n功能是从电脑端发送一个字节,然后把它接收回来。\r\n
FPGA开发板上写的Verilog代码 功能是从电脑端发送一个字节 - 源码文件列表
本资源包含 46 个源码文件
支持在线预览,点击文件名即可查看
1
first_0.v
查看源码
2
first_0_tb.tf
查看源码
3
mul4_1_case_tb.tf
查看源码
4
mul4_1_case.v
查看源码
5
adder8_for.v
查看源码
6
adder8_for_tb.tf
查看源码
7
mul3_1_casz_tb.tf
查看源码
8
mul3_1_casez.v
查看源码
9
adder4.v
查看源码
10
bcdadder4.v
查看源码
11
bcdadder4_tb.tf
查看源码
12
latch4_if.v
查看源码
13
sevenseg_case_tb.tf
查看源码
14
sevenseg_case.v
查看源码
15
shl4_for_tb.tf
查看源码
查看完整源码列表 (共 46 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 FPGA开发板上写的Verilog代码 功能是从电脑端发送一
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关教程资料资源:
#Verilog
#FPGA
#开发板
#代码
相关教程资料资源推荐
1
FPGA
开发板
上写的
Verilog
代码
功能是从电脑端发送一个字节
FPGA开发板上写的Verilog代码:\r\n功能是从电脑端发送一个字节,然后把它接收回来。\r\n...
2013-08-15
107 次
1112 浏览
2
FPGA
开发板
上写的
Verilog
代码
: 功能是从电脑端发送一个字节
FPGA开发板上写的Verilog代码: 功能是从电脑端发送一个字节,然后把它接收回来。...
2013-12-14
61 次
1137 浏览
3
FPGA
开发板
上写的
Verilog
代码
FPGA开发板上写的Verilog代码 FPGA开发板上写的Verilog代码...
2023-09-05
5 次
7613 浏览
4
测试大小端字节的
代码
用简洁的联合体 测试大小端字节的代码。...
2025-03-21
2 次
6838 浏览
5
一个
Verilog
写的控制LED的
FPGA
的
代码
。
一个Verilog写的控制LED的FPGA的代码。...
2017-03-02
39 次
1069 浏览
6
实现短消息的电脑发送功能!
实现短消息的电脑发送功能!...
2013-12-24
160 次
1047 浏览
7
该工程是基于
Verilog
hdl 语言编写的帧传输协议HDLC帧的发送端
代码
该工程是基于Verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助...
2014-11-22
144 次
1406 浏览
8
FPGA
上的
Verilog
语言编程
FPGA上的Verilog语言编程 FPGA上的Verilog语言编程...
2023-09-11
9 次
9481 浏览
9
串口
Verilog
发送接收
代码
串口Verilog发送接收代码,很不错,需要的去下载。。...
2023-01-22
9 次
6218 浏览
10
Verilog
语言编写的
FPGA
代码
。功能为pc机通过epp不断写数到sram中
Verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中,然后pc发送中断信号打断写过程读取sram中的数据。rar包中包含epp协议,模块文件和测试文件(test)。...
2013-12-17
79 次
1084 浏览
👋
欢迎回来
登录账号获取更多技术资源
×
加载中...
加载登录表单中...
🎁
免费注册送10积分
加入电子工程师专属资源平台
×
加载中...
加载注册表单中...
🔒
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
🔒
需要登录
登录后即可使用更多功能!
×
🎁
新用户注册立即送10积分
积分可用于下载资源,免费获取优质资料
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源