当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计，基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础，以硬件描述语言为主要设计手段，借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上，给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后，依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案，模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中，用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，从而避免了VHDL语言手动编写系统的烦琐过程，将精力集中于算法的优化上。 基于DSP Builder的开发功能，调制解调器电路中的低通滤波器可直接调用FIRIP Core，进一步提高了开发效率。 在进行编译、仿真调试成功后，经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件编程，从而给出了一种调制解调器的SOPC系统实现方案。
上传时间： 2013-06-24
上传用户：liuchee
近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤，因此适于硬件实现，以降低处理器的开销和功耗，来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程，以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法，并在已有算法的基础上进行了改进，减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案，结合算法进行了实现结构的优化，并在EDA环境下具体实现，用硬件描述语言设计、综合、仿真，且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在减小硬件资源的同时快速地实现了IMDCT，经验证功能正确。
上传时间： 2013-05-31
上传用户：Minly
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-07-09
上传用户：sdfsdfs
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-06-13
上传用户：夜月十二桥
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究，最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分，发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状，并介绍了本论文的研究思路和内容。 然后，论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法，结合实际需要，设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析，采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理，用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能，用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度，用改进型CORDIC算法实现NCO来方便的进行扩展。 接着，论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节，给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果，结果表明该系统具有性能稳定，灵活性好，生产调试容易，体积小，便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-05-23
上传用户：磊子226
在当今的广播系统中，绝大部分的视频信号是隔行采样的。采用这种扫描格式，能够大幅度地减少视频的带宽，但也会引起彩色爬行、画面闪烁、边缘模糊及锯齿等现象。这种缺陷经人尺寸屏幕放大后就更加明显。为改善画面的视觉效果，去隔行技术应运而生。同时，视频信号本身的低帧频也会导致行抖动、线爬行以及大面积闪烁等视觉效果上的缺陷。增加扫描频率会把这些视觉缺陷搬移到人眼不敏感的高频区域上去从而产生较好的主观图象质量。而为了适应不同显示终端以及对图像大小变化的要求就必须对原始信号分辨率即每帧行数和每行像素数进行变换。因此去隔行、帧频转换、分辨率变换成为视频格式转换的基本内容。 FPGA 的出现是VLSI技术和EDA技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期，减少资金投入。另外采用FPGA器件可以将原来的电路板级产品集成芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便的对设计进行在线修改。 该文在介绍了视频格式转换中的主要算法后，重点对去隔行、帧频转换、分辨率变换的FPGA综合实现方案进行了由简单到复杂的深入研究，分别给出了最简解决方案、基于非线性算法的解决方案和基于运动补偿的解决方案。最简解决方案利用线性算法将去隔行，帧频转换，分辨率变换三项处理同时实现，达到FPGA内部资源和外部RAM耗用量都为最小的要求，是后续复杂方案的基础。其中去隔行采用场合并方式，帧频转换采用帧重复方式，分辨率变换采用均匀插值方式。基于非线性算法的解决方案中加入了对静止区域的判断，静止区域的输出像素值直接选用相应位置的已存输入数据，非静止区域的输出像素值通过对已存输入数据进行非线性运算得出。基于运动补偿的解决方案在对静止区域进行判断和处理的基础上，对欲生成的变频后的场间插值帧进行运动估计，根据运动矢量得出非静止区域的输出像素值。其中为求得输入场间相应时间位置上的插值帧输出数据，该方案采用了自定义的前后向块匹配运动估计方式，通过对三步搜索算法的高效实现，将SAD 值进行比较得出运动矢量。
上传时间： 2013-07-19
上传用户：米卡
在现代交流伺服系统中，矢量控制原理以及空间电压矢量脉宽调制（SVPWM）技术使得交流电机能够获得和直流电机相媲美的性能。永磁同步电机（PMSM）是一个复杂耦合的非线性系统。本文在Matlab/Simulink环境下，通过对PMSM本体、d/q坐标系向a/b/c坐标系转换等模块的建立与组合，构建了永磁同步电机控制系统仿真模型。仿真结果证明了该系统模型的有效性。
标签： MatlabSimulink PMSM 永磁同步电机
上传时间： 2013-04-24
上传用户：liansi
JPEG 2000是为适应不断发展的图像压缩应用而出现的新的静止图像压缩标准，小波变换是JEPG 2000核心算法之一。小波变换是一种可达到时(空)域或频率域局部化的时频域或空频域分析方法，其多尺度分解特性符合人类的视觉机制，更加适用于图像信息的处理。提升小波变换是一类不采用傅立叶变换做为主要分析工具的小波变换新方法，提升小波变换的提出大大简化了小波变换的计算，使其在实时信号处理领域得到广泛的应用。通过提升的方法很容易构造一般的整数小波变换，由于图像一般用位数较低的整数表示，整数小波变换可以将为整数序列的图像矩阵映射成整数小波系数矩阵，这就大大简化了小波变换的硬件电路设计。在当今数字化和信息化时代背景下，研究具有高速硬件处理功能的可变程逻辑器件在图像压缩算法领域的应用已经成为当今研究的热点。 本文旨在探讨和研制基于FPGA的小波变换模块的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根据JPEG 2000推荐无损提升小波算法和有损提升小波算法，设计图像压缩系统的小波变换模块。主要工作如下： 第一部分介绍了传统小波分析理论和提升小波分析理论。包括连续小波时频局域性的特征，离散小波变换系数的意义，多分辨分析引出的构造小波基的系统方法和计算离散小波的快速算法等。重点放在介绍正交小波和双正交小波的构造方法，并介绍了数字图像在小波域的特点。讨论了提升小波变换的基本思想，讨论了用提升方法构造小波基以及传统小波变换的提升实现，讨论了整数小波变换。 第二部分介绍了FPGA结构及其设计流程。介绍了FPGA/CPLD器件的特征、发展趋势及FPGA/CPLD基本结构，然后重点介绍了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的结构特点，以及Xilinx的FPGA开发软件ISE，最后介绍了硬件描述语言VHDL语言的特点。 最后一部分是本论文研究的主要内容，即JPEG 2000中最核心的算法-提升格式小波变换的一维变换模块设计和二维变换模块设计。一维提升小波变换模块采用两种不同的电路结构进行设计-低速低功耗的串行流水线结构和高速高功耗的并行阵列结构。同样，二维小波变换模块也采用了两种不同的电路结构进行设计-低速低功耗的折叠结构和高速高功耗的串行结构。 文章对提升小波变换的FPGA实现中的大量细节问题进行了讨论，给出了每种结构提升小波变换模块的电路原理图，并对原理图进行了仿真测试，仿真测试结果不仅表明了模块功能的正确性，而且表明不同小波模块可以满足相应领域的实际要求。
上传时间： 2013-06-08
上传用户：dwzjt
在仿真环境下实现TMS320C6000系列DSP的程序自引导
上传时间： 2013-08-03
上传用户：tdyoung
交流电源供电方式正在由集中式向分布式、全功能式发展，而实现分布式电源的核心就是模块的并联技术。多台逆变器并联可以实现大容量供电和冗余供电，可大大提高系统的灵活性，使电源系统的体积重量大为降低，同时其主开关器件的电流应力也可大大减少，从根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆变器并联技术。 本文首先对电压、电流双闭环逆变器控制系统进行了研究。通过对传递函数的分析，得到了基于等效输出阻抗的双闭环控制的逆变器并联系统模型。在分析逆变器模型的基础上设计了各控制器参数，并通过MATLAB仿真进行了验证。根据上述模型，分析了逆变器并联的环流特性，以及基于有功和无功功率的并联控制方案。 随着电子技术的不断发展，FPGA技术正在越来越多地用于工程实践中。本文在研究SPWM控制技术的基础上，应用FPGA芯片EP1C12Q240C8实现了SPWM数字控制器，用于多模块逆变器并联控制系统。文中给出了仿真结果和芯片的测试结果。 基于FPGA的三相逆变器并联数字控制器的研究具有现实意义，设计具有创新性。仿真和芯片的初步测试结果表明：本文设计的基于FPGA的逆变器并联数字控制器能够满足逆变器并联系统的要求。
上传时间： 2013-08-05
上传用户：huangzr5
