自己做的VHDL交通灯控制器;分频器、信号控制器、时钟模块;EDA; 通过了仿真、运行。时间可以设置为随意的两位数.
自己做的VHDL交通灯控制器;分频器、信号控制器、时钟模块;EDA; 通过了仿真、运行。时间可以设置为随意的两位数....
自己做的VHDL交通灯控制器;分频器、信号控制器、时钟模块;EDA; 通过了仿真、运行。时间可以设置为随意的两位数....
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片:CycloneII EP2C35F672C6...
分频器 8分频器 50 已经测试 可以用 代码可更改...
IP 分频器 可以通过输入参数而自动调整分频数...
* 文 件 名:test005.c * 功 能:利用P1.3输出高低电平来控制蜂鸣器蜂鸣。 * 硬件条件:1.CPU型号:AT89S52 * 2.晶振:12.000MH...
5/8分频器,实现分频功能,受外部周期信号激励的震荡,其频率恰为激励信号频率的纯分数,都叫做分频。...
增量式光电编码器输出四分频脉冲计数,分别为A,B两路信号...
键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz...
0281、低功耗10Gbs CMOS 1∶ 4 分接器...
模糊动态规划法(FDP)的提出是为了解决配电站的无功功率、电压控制问题。主要目的是提高二级总线上的电压分布以及同时抑制主变压器的无功功率流入。为了达到我们的目标,变压器分接头通常安装在主变...