Xilinx UltraScale：为您未来架构而打造的新一代架构
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Program...
制备工艺技术资料
📦 资源总数：990
💻 源代码：650
📚 制备工艺全部资料 (990个)
Stratix V FPGA 28 nm创新技术超越摩尔定律
本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上，Altera 利用 FPGA 创新技术超越了摩尔定律，满足更大的带宽要求，以及...
赛灵思如何让7系列FPGA的功耗减半
赛灵思采用专为 FPGA 定制的芯片制造工艺和创新型统一架构，让 7 系列 FPGA 的功耗较前一代器件降低一半以上。 ...
降低赛灵思28nm 7系列FPGA的功耗
本白皮书介绍了有关赛灵思 28 nm 7 系列 FPGA 功耗的几个方面，其中包括台积电 28nm高介电层金属闸 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工艺的选择。...
WP373-赛灵思推出Virtex-7,Kintex-7,Artix-7三大全新系列FPGA
赛灵思推出的三款全新产品系列不仅发挥了台积电28nm 高介电层金属闸 (HKMG) 高性能低功耗 (HPL) 工艺技术前所未有的功耗、性能和容量优势，而且还充分利用 FPGA...
华为 FPGA设计高级技巧Xilinx篇
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实...
Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时...
基于FPGA的PAL-VGA转换器的实现
介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; ...
基于FPGA 的千兆以太网的设计
摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP...
Ba-Nd-Ti系微波介质陶瓷Q值的提高和方法机理
利用系介质陶瓷材料研制的微波元器件，广泛应用于航空航天、军事及民用通信及电子设备中，在理论分析和工艺试验的基础上，通过对介质陶瓷材料组分和控制温度工艺研究，优化BaO-Nd2O3-TiO2组分材料，改...