基于单片机的红外门进控制系统设计与制作:我们所做的创新实验项目“基于单片机的红外门控系统”已基本完成，现将其工作原理简要说明。该系统主要分为两大部分：一是红外传感器部分。二是单片机计数显示控制部分。基本电路图如下:其中红外传感器部分我们采用红外对管实现，红外对管平行放置，平常处于接收状态，经比较器输出低电平，当有人经过时，红外线被挡住，接收管接收不到红外线，经比较器输出高电平。这样，当有人经过时便会产生一个电平的跳变。单片机控制部分主要是通过外部两个中断判断是否有人经过，如果有人经过，由于电平跳变的产生，进入中断服务程序，这里我们采用了两对红外传感器接到两个外部中断口，中断0作为入口，实现加1操作，中断1作为出口，实现减1操作。另外，我们通过P0口控制室内灯的亮暗，当寄存器计数值为0时，熄灯，不为0时，灯亮。显示部分，采用两位数码管动态显示，如有必要，可以很方便的扩展为四位计数。精益求精！在实验过程中，我们走了非常多的弯路,做出来的东西根本不是自己想要的,我们本想做成室内只有一个门的进出计数，原理已清楚，即在门的两边放置两对红外对管，进出时，挡住两对对管的顺序不同，因此，可判断是进入还是出去，从而实现加减计数，编程时，可分别在两个中断服务程序的入口置标志位，根据标志位判断进出，详细内容在程序部分。理论如此，但在实际过程中，还是发现实现不了上述功能，我们初步判定认为是程序掌握得不够好,相信随着自己对单片机了解的深入,应该会做出更好的 (因为我们是临时学的单片机),程序的具体内容如下： $MOD52 ORG 0000H LJMP MAIN ORG 0003H LJMP 0100H ORG 0013H LJMP 0150H ORG 0050HMAIN: CLR A MOV 30H , A ;初始化缓存区 MOV 31H , A MOV 32H , A MOV 33H , A MOV R6 , A MOV R7 , A SETB EA SETB EX0 SETB EX1 SETB IT0 SETB IT1 SETB PX1NEXT1: ACALL HEXTOBCDD ;调用数制转换子程序 ACALL DISPLAY ;调用显示子程序 LJMP NEXT1 ORG 0100H ;中断0服务程序 LCALL DELY mov 70h,#2 djnz 70h,next JBC F0,NEXT SETB F0 CLR P0.0 LCALL DELY0 SETB P0.0 MOV A , R7 ADD A , #1 MOV R7, A MOV A , R6 ADDC A , #0 MOV R6 , A CJNE R6 , #07H , NEXT CLR A MOV R6 , A MOV R7 , ANEXT: RETI ORG 0150H ;中断1服务程序 LCALL DELY mov 70h,#2 djnz 70h,next2 JBC F0,NEXT2 SETB F0 CLR P0.0 LCALL DELY0 SETB P0.0 CLR C MOV A , R7 SUBB A , #1 MOV R7, A MOV A , R6 SUBB A , #0 MOV R6 , A CJNE R6 , #07H , NEXT2 CLR A MOV R6 , A MOV R7 , ANEXT2: RETI ORG 0200HHEXTOBCDD:MOV A , R6 ;由十六进制转化为十进制 PUSH ACC MOV A , R7 PUSH ACC MOV A , R2 PUSH ACC CLR A MOV R3 , A MOV R4 , A MOV R5 , A MOV R2 , #10HHB3: MOV A , R7 ;将十六进制中最高位移入进位位中 RLC A MOV R7 , A MOV A , R6 RLC A MOV R6 , A MOV A , R5 ;每位数加上本身相当于将这个数乘以2 ADDC A , R5 DA A MOV R5 , A MOV A , R4 ADDC A , R4 DA A ;十进制调整 MOV R4 , A MOV A , R3 ADDC A , R3 DJNZ R2 , HB3 POP ACC MOV R2 , A POP ACC MOV R7 , A POP ACC MOV R6 , A RET ORG 0250HDISPLAY: MOV R0 , #30H MOV A , R5 ANL A , #0FH MOV @R0 , A MOV A , R5 SWAP A ANL A , #0FH INC R0 MOV @R0 , A MOV A , R4 ANL A , #0FH INC R0 MOV @R0 , A MOV A , R4 SWAP A ANL A , #0FH INC R0 MOV @R0 , A MOV R0 , #30H MOV R2 , #11111110BAGAIN: MOV A , R2 MOV P2 , A MOV A , @R0 MOV DPTR , #TAB MOVC A , @A+DPTR MOV P1 , A ACALL DELAY INC R0 MOV A , R2 RL A MOV R2 , A JB ACC.4 , AGAIN RETTAB: DB 03FH , 06H , 5BH , 4FH , 66H , 6DH , 7DH , 07H , 7FH , 6FH ;七段码表DELY: MOV R1,#80D1: MOV R2,#100 DJNZ R2,$ DJNZ R1,D1 RET DELAY: MOV TMOD , #01H ;延时子程序 MOV TL0 , #0FEH MOV TH0 , #0FEH SETB TR0WAIT: JNB TF0 , WAIT CLR TF0 CLR TR0 RETDELY0: MOV R1, #200D3: MOV R2,#250 DJNZ R2,$ DJNZ R1,D3 RET END 该系统实际应用广泛。可用在生产线上产品数量统计、公交车智能计数问候（需添加语音芯片）、超市内人数统计等公共场合。另外，添加串口通信部分便可实现与PC数据交换的功能。 由于，实验简化了，剩下不少零件和资金，所以我们又做了两项其他的实验。
上传时间： 2013-12-22
上传用户：tangsiyun
单片机原理及系统设计8×C552是Philips公司的8位高性能增强型单片机，是在MCS-51单片机基础上增加了A／D、D／A、捕捉输入／定时输出、I2C总线接口和监视定时器（Watchdog Timer）等功能，是目前世界上最新型的8位单片机之一。8×C552和MCS-51有相同的指令系统，并在其他功能上与MCS-51完全兼容。本书仍以MCS-51为主线组织教学内容，在MCS-51的组成原理、指令系统、汇编语言程序设计、系统扩张、中断系统和接口等方面保留了第1版的特点，同时也对8×C552的新增功能做了详细叙述和分析，并伴以应用实例。全书共分11章，每章末尾都附有一定数量习题与思考题。本书内容自成体系、结构紧凑、前后呼应、语言通俗，因而具有一定的先进性、系统性和实用性。第1章 微型计算机基础 1．1 微型计算机数制及其转换 1．1．1 微型计算机的数制 1．1．2 微型计算机数制间数的转换 1．2 微型计算机的二进制数运算 1．2．1 算术运算 1．2．2 逻辑运算 1．3 微型计算机码制和编码 1．3．1 微型计算机中数的表示方法 1．3．2 微型计算机的原码、反码和补码 1．3．3 微型计算机的二进制编码 1．4 微型计算机组成原理 1．4．1 微型计算机的基本结构 1．4．2 微型计算机的基本原理 1．4．3 微型计算机系统的组成 1．5 单片微型计算机概述 1．5．1 单片机的分类和发展 1．5．2 单片机的内部结构
上传时间： 2014-01-26
上传用户：xy@1314
C51单片机是我们生活中最常用的系列,MCS-51系列单片机有4个并行口(P0,P1,P2,P3口),但对一个稍微复杂的应用系统来说,真正可供用户使用的并行口,只有P1口可用,况且常常因扩展I2C和SPI的器件需占用某些P1口,迫使用户不得不扩展并行口以满足实际的需要。习惯上,常用的并行口接口芯片有8255、8155,这两种芯片功能比较齐全,可以使用在相对比较复杂的系统中,但如是对一般的系统而言,这些功能往往闲置不用。那么就可以选用一些本来闲置不用的口线作为选通信号来进行并行口的扩展,这样就能充分利用单片机有限的I/O资源,在本设计中是将P1口扩展成一个或几个8位并行口,在每一个八位口上接入8个发光二极管做为输出,二极管是做开关量来使用的,在这里设计了跑马灯和流水灯程序,做到对开关量的开断控制;配合开关量的控制笔者设计了一个共阳LED数码管,用来显示当前发光二极管发亮的序号,做到更加直观的双重控制效果,然后再将P0口通过D/A转换器和一放大器输出一个模拟信号,其结果可以通过示波器看出。这样整个系统即有了数字信号输出和模拟信号输出,也有数码管显示功能,实用性能大提高了。2、 基于89C51的系统硬件设计2.1 并行口的扩展的电路设计 众所周知,C51系列的单片机都有四个I/O口(P0、P1、P2、P3),那么AT89C51也不例外,但我们通常仅仅使用P1口作为并行口,而令其余口(P2、P3)处于闲置状态,所以这次设计,我们就是使用闲置不用的P3口做为选能信号线来将P1口进行并行口扩展。 (1) 种方式的并行口扩展优点 连线简单; 不占用存储器空间; (2) 编程也方便灵活。但也有很大的缺点 并行口扩展能力有限,(如使用74LS573(74LS373)且不进行驱动处理,则最多可扩展4个同样类型的并行输出端口,当然还需要与之对应的四个选通信号。) 如扩展较多,选通信号占用并行口位数太多,例如欲扩展8个并行输出端口,则需要8个选能信号,此时,仅选能信号就占用了一个8位并行口,这对在I/O端口线有限的单片机系统中,如此浪费资源的现象是不能容忍的。在本次的设计中,采用芯片74HC573(带三态输出的八进制透明D型锁存器)对P1口进行了一个8位并行口的扩展,选通信号选用P3口的P3.3引脚。原理图如图1所示:
上传时间： 2013-11-18
上传用户：dbs012280
随着单片机性能不断提高而价格却不断下降, 单片机控制在越来越多的领域得以应用。按照传统的模式, 在整个项目开发过程中, 先根据控制系统要求设计原理图, PCB 电路图绘制, 电路板制作, 元器件的焊接, 然后进行软件编程, 通过仿真器对系统硬件和软件调试, 最后将调试成功的程序固化到单片机中。这一过程中的主要问题是, 应用程序需要在硬件完成的情况下才能进行调试。虽然有的软件可以进行模拟调试, 但是对于一些复杂的程序如人机交互程序, 在没有硬件的时候, 没有界面的真实感, 给调试带来困难。在软硬件的配合中如需要修改硬件, 要重新制板, 在时间和投入上带来很大的麻烦。纵观整个过程, 无论是从硬件成本上, 还是从调试周期上, 传统开发模式的效率有待提高。能否只使用一种开发工具兼顾仿真, 调试, 制板, 以及最大限度的软件模拟来作为单片机的开发平台, 用它取代编程器、仿真器、成品前的硬件测试等工作是广大单片机开发者的梦想。 PROTEUS 软件介绍为了更加直观具体地说明Proteus 软件的实用价值, 本文以一具体的TAXI 的计价器和计时器电路板的设计过程为例。其电路板要实现的功能是:㈠计时功能(相当于时钟);㈡里程计价功能:两公里以内价格为4 元, 以后每一公里加0.7 元, 不足一公里取整(如10.3 公里取11 公里);㈢通过键盘输入里程, 模拟计算里程费, 实现Y= (X- 2)*0.7+4 的简单计算。基于上述功能, 选用ATMEL 公司生产的通用芯片AT89C51 单片机构成应用系统。AT89C51 是内含8 位4K 程序存储器, 128B 数据存储器, 2 个定时器/计数器的通用芯片。系统开发环境采用ProteusISIS 6。2.1 计价器模拟系统硬件构成系统主要由一个AT89C51 单片机、74LS373、74LS240、矩阵键盘、4 位7 段数码管等组成。通用AT89C51 单片机芯片作为整个电路的核心部分、74LS373 作为LED 段选控制、74LS240四路反相器则为4 位共阴极7 段数码管提供位选通信号、矩阵键盘输入控制信号。
上传时间： 2013-11-09
上传用户：木子叶1
介绍几种常用的仿真器的设计方案，通过比较分析各自原理的优缺点，结合硬件性能，设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元（MMU）、存储保护系统（MPS）以及物理内存属性（PMA）的仿真，较完善地完成对ZWFcore的仿真。为DSP硬件评估、DSP算法实现提供了良好的软件模拟平台。
上传时间： 2013-10-09
上传用户：exxxds
陷波器是无限冲击响应(IIR)数字滤波器，该滤波器可以用以下常系数线性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分别为输人和输出信号序列；和为滤波器系数。 iaib对式(1)两边进行z变换，得到数字滤波器的传递函数为： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分别为传递函数的零点和极点。 izip由传递函数的零点和极点可以大致绘出频率响应图。在零点处，频率响应出现极小值；在极点处，频率响应出现极大值。因此可以根据所需频率响应配置零点和极点，然后反向设计带陷数字滤波器。考虑一种特殊情况，若零点在第1象限单位圆上，极点在单位圆内靠近零点的径向上。为了防止滤波器系数出现复数，必须在z平面第4象限对称位置配置相应的共轭零点、共轭极点。 izip∗iz∗ip这样零点、极点配置的滤波器称为单一频率陷波器，在频率ωo处出现凹陷。而把极点设置在零的的径向上距圆点的距离为l-μ处，陷波器的传递函数为： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，极点越靠近单位圆，则频率响应曲线凹陷越深，凹陷的宽度也越窄。当需要消除窄带干扰而不能对其他频率有衰减时，陷波器是一种去除窄带干扰的理想数字滤波器。当要对几个频率同时进行带陷滤波时，可以按(2)式把几个单独频率的带陷滤波器(3)式串接在一起。一个例子：设有一个输入，它
上传时间： 2013-10-18
上传用户：uuuuuuu
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-10-17
上传用户：cc1915
用VerilogHDL实现基于FPGA的通用分频器的设计
标签： VerilogHDL FPGA 分频器
上传时间： 2013-10-28
上传用户：xiaoxiang
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。
上传时间： 2014-12-28
上传用户：plsee
