分频
共 703 篇文章
分频 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 703 篇文章，持续更新中。
verilog分频器～时钟为50hmz
verilog分频器～时钟为50hmz，波特率采用9600bps～
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
常用1、3、5及任意奇数分频器的VHDL代码实现（原创）
常用1、3、5及任意奇数分频器的VHDL代码实现（原创）
VHDL源代码实现任意个分频,值得推荐学习
VHDL源代码实现任意个分频,值得推荐学习
实现对时钟信号的技术分频
实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。
2MHz的数据时钟恢复电路
2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器
5倍分频的vhdl代码
5倍分频的vhdl代码，经验证此代码是正确的，并且已经使用。
用VHDL语言实现数显时钟
用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块
任意N进制分频器的标准VHDL代码（原创）
任意N进制分频器的标准VHDL代码（原创）
此文件为EDA的8位分频器
此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可
可以实现对任意波形分任意频
可以实现对任意波形分任意频，分频加减通过按键实现。
蜂鸣器实验 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调
蜂鸣器实验
向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调，该实验通过设计一个状
态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的音调。
PLD-N分频程序
PLD-N分频程序，使用时可以任意修改（VHDL）
verilog语言 实现5分频程序
verilog语言 实现5分频程序
一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!
该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!
半整数分频器电路的VHDL源程序
半整数分频器电路的VHDL源程序，供大家学习和讨论。
分频器在数字中占有很重要的地位
分频器在数字中占有很重要的地位，本文详细解析了奇偶分频的算法！以及小数分频的算法！是一个难得的汇总，还有举例供参考！
如何用VHDL语言对时钟进行分频以达到计数目的
如何用VHDL语言对时钟进行分频以达到计数目的
介绍8位加法器、分频电路、数字秒表的PPT
介绍8位加法器、分频电路、数字秒表的PPT，带源码，解释详细，一步一步学习，是学习VHDL的好