提供《实用的任意时钟分频Verilog代码 可以任意分频的！》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 345 K），包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1
FILE
foudiv.pin
29.5 KB
包内组件
2
FILE
foudiv.map.summary
372 B
包内组件
3
FILE
foudiv.done
26 B
包内组件
4
FILE
foudiv.sim.rpt
4.2 KB
包内组件
5
FILE
foudiv.vhd
2 KB
包内组件
6
FILE
serv_req_info.txt
708 B
包内组件
7
FILE
foudiv.tan.rpt
80.3 KB
包内组件
8
FILE
foudiv.qsf
3 KB
包内组件
9
FILE
foudiv.fit.rpt
69.4 KB
包内组件
10
FILE
foudiv.map.rpt
13.7 KB
包内组件
11
FILE
foudiv.qws
1.2 KB
包内组件
12
FILE
foudiv.fld
52 B
包内组件