uart的vhdl实现代码 分模块设计和状态机设计 不错的
uart的vhdl实现代码 分模块设计和状态机设计 不错的,用它没错...
uart的vhdl实现代码 分模块设计和状态机设计 不错的,用它没错...
用VHDL编写的8位全加器,数字分频器等程序...
采用C语言来编辑分频 测控 计数和储存。和硬件相匹配,用单片机来实现的FM调制器...
用verilog写的cpld的各种分频程序,希望大家指正,谢谢!...
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
vhdl语言写的基数分频器,多平台,通过MODESIM仿真...
多数位分频器.............................................可直接编译...
基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。...
这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...