这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读VHDL源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
上传时间: 2015-08-22
上传用户:xinyuzhiqiwuwu
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.
标签: VerilogHDL 语言 分频器 计数器
上传时间: 2013-12-15
上传用户:缥缈
本文主要介绍了50%占空比三分频器的三种设计方法,并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD,在QUARTUSⅡ4.2软件平台上进行。
上传时间: 2014-01-24
上传用户:凌云御清风
一个3分频器。可进一步改装成实际需要的分频器使用
标签: 分频器
上传时间: 2014-11-28
上传用户:ruixue198909
CPLD 的程序,分频器
上传时间: 2014-01-12
上传用户:671145514
用verilog编写适中分频器 并且还有测试程序
上传时间: 2013-11-28
上传用户:dongqiangqiang
用verilog编写适中分频器 并且还有测试程序
上传时间: 2013-12-17
上传用户:evil
分频器 FPGA程序设计 二分频 对硬件设计有很大用处
上传时间: 2014-01-24
上传用户:z754970244
任意N进制分频器的标准VHDL代码(原创)
上传时间: 2013-12-25
上传用户:洛木卓
常用2、4、6及任意偶数分频器的VHDL代码实现(原创)
上传时间: 2013-12-16
上传用户:330402686