VHDL语言编写三分频
VHDL语言编写三分频,可以扩展实现任意奇数...
VHDL语言编写三分频,可以扩展实现任意奇数...
一个简单的VHDL分频模块,可以嵌套自己的子程序实现任意分频...
测频器,用VHDL语言编写。新手学习作品,还有好多不完善的地方,全当交流,也希望能下载本站原码学习。...
用verilog写的cpld的各种分频程序,希望大家指正,谢谢!...
vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
这是我自己编写的三分频,也就是奇数分频,占空比为1:1,当然如果需要其它奇数分频,只要将程序里面的N和counter修改即可...
简单的VERILOG五分频电路描述,可综合。已经过检验...
词 法 分 析 器 Delphi7.0 很好的 东西 啊...
一个在spantan3上实现的24路分频VHDL程序,实现方法简单,并且在硬件电路上跑过,可以直接使用。可以进一步修改成PWM程序。...