该程序是基于FPGA的硬件描述语言
该程序是基于FPGA的硬件描述语言,实现的功能是对时钟进行分频,从而产生任意频率的输出时钟。...
该程序是基于FPGA的硬件描述语言,实现的功能是对时钟进行分频,从而产生任意频率的输出时钟。...
时钟产生电路,12.5倍分频电路,可以用于参考半分频电路...
简易电子琴,可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴,利用GW48作为课程开发硬件平台,键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。...
并串转换器:将并行输入的信号以串行方式输出,这里要注意需先对时钟进行分频,用得到的低频信号控制时序,有利于观察结果(可以通过L灯观察结果)...
1 系统功能 本系统拟定对频率范围在1~50 kHz左右的TTL电平脉冲序列进行多路延迟处理。各路延迟时间分别由单片机动态设定,最大延迟时间为1 ms,最大分辨率为0.15...
第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述.............................
/* * _168ZHONGDUAN2.c * * Created: 2014/11/2 15:12:45 * Author: lenovo...
/**************************************************************** ...
基于verilog正弦信号发生器,实用软件为quartus ii,分频模块有四个...
/*================================================================= 4扫16*16下入上出C语言程序, 低位起笔,数据反相。 预定义...