用VerilogHDL编写的
用VerilogHDL编写的,一个占空比为50%的6分频电路...
用VerilogHDL编写的,一个占空比为50%的6分频电路...
EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准,经分频器输出标准的秒脉冲,秒计数器满60向分计数器进位,分计数器满60向小时计数器进位,小时计数器按“12翻1”规律计数,计数器...
可以实现IO口在微处理器上的扩展,集成了分频,移位等技术,是个很不错的程序...
帧同步检测源码,包括同步跟踪模块,fifo,分频模块,还有系统的测试平台...
1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时,暂停,按键随机存储,翻页回放功能; 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分...
在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK...
数字系统设计实例.pdf,VHDL语言实现,7.1 半整数分频器的设计7.2 音乐发生器7.3 2FSK/2PSK信号产生器7.4 实用多功能电子表7.5 交通灯控制器 7.6 数字频率计.值得一看...
通过VERILOG编程,实现FPGA任意整数分频的源代码...
fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用...
蜂鸣器实验 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调,该实验通过设计一个状 态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的音调。...