8位乘8位的流水线乘法器，采用Verilog hdl编写
标签： 8位 流水线 乘法器
上传时间： 2014-01-26
上传用户：kristycreasy
十六位的除法器，采用verilog hdl
标签： 十六位 除法器
上传时间： 2013-11-27
上传用户：kr770906
介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
标签： VHDL 除法 分 子模块
上传时间： 2016-12-21
上传用户：lijianyu172
叶片阻尼减振方面的，对相关方向研究者有一定的帮助
标签： 阻尼 减 方面
上传时间： 2013-12-20
上传用户：lacsx
双按键控制数码管加减一，双按键控制数码管加减一
标签： 按键控制 减 数码管
上传时间： 2013-12-24
上传用户：270189020
单片机；计算器；微电子；模拟电路能进行正数加、减、乘、除四则运算的计算器叫做简单计算器；科学计算器是指能兼容正数的四则运算和乘方、开方运算，具有指数、对数、三角函数、反三角函数及存储等计算功能的计算器。
标签： 计算器 四则运算 正 单片机
上传时间： 2016-12-24
上传用户：sz_hjbf
能够计算出整数和分数分数的加、减、乘法，但是不具备混和运算功能
标签： 分数 计算 整数 减
上传时间： 2014-01-22
上传用户：hphh
这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想
标签： VHDL 分 8位 乘法器
上传时间： 2016-12-26
一种用VHDL语言描述的加减算法的源代码编程
标签： VHDL 语言 减 算法
上传时间： 2013-12-27
上传用户：heart520beat
浮点加减运算的后规格化VHDL程序源代码，很不错，希望对大家有用
标签： VHDL 浮点 减 运算
上传时间： 2016-12-27
上传用户：sxdtlqqjl
