使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和...
减振器设计技术资料
📦 资源总数：58858
📄 技术文档：4
💻 源代码：97105
🔥 减振器设计热门资料
查看全部58858个资源 »一个精确的50uS软件延时函数 特别在系统设计时定时器不够用的情况下特别方便
一个精确的50uS软件延时函数 特别在系统设计时定时器不够用的情况下特别方便，不过要注意单片机的晶振 默认的是11.0592M 不一样时需要对初始值进行修改...
甚小天线地面站_VSAT_卫星通信系统高频本振信号源设计,pdf格式
甚小天线地面站_VSAT_卫星通信系统高频本振信号源设计,pdf格式，阅读前请安装相应的阅读器。...
l、设计用于竞赛的四人抢答器
l、设计用于竞赛的四人抢答器，功能如下： (1) 有多路抢答器，台数为四； (2) 具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警； (3) 能显示超前抢答台号并显示犯规警报； (4) 能显示各路得分，并具有加、减分功能； 2、系统复位后进入抢答状态，当有一路抢答键按下...
设计一个四路抢答器。抢答器必须具有互锁功能
设计一个四路抢答器。抢答器必须具有互锁功能，同时抢答时每次只能有一个输出有效。同时，抢答时具有计时功能，限定选手的答题时间，在接近规定时间时进行提示，达到规定时间发出终止音。主持人可控制加分或减分。...
📄 减振器设计技术文档
查看更多 »💻 减振器设计源代码
查看更多 »📂 减振器设计资料分类