晶闸管变流技术题例及电路设计
上传时间： 2013-06-21
上传用户：eeworm
晶闸管变流技术题例及电路设计
上传时间： 2013-04-15
上传用户：eeworm
晶闸管-可控硅专辑-14册-131M 晶闸管变流技术题例及电路设计-291页-5.6M.pdf
上传时间： 2013-07-20
上传用户：lunshaomo
专辑类-器件数据手册专辑-120册-2.15G 标准数字电路-4000-CMOS-全系列数据手册-中文-.pdf
上传时间： 2013-06-16
上传用户：long14578
专辑类-器件数据手册专辑-120册-2.15G 标准数字电路-54-74-TTL-全系列数据手册-中文-795页-26.9M.pdf
上传时间： 2013-04-24
上传用户：y307115118
专辑类-器件数据手册专辑-120册-2.15G 标准数字电路-54-74HC全系列高速CMOS数据手册-中文-.pdf
上传时间： 2013-06-12
上传用户：t1213121
十种精密全波整流电路 图中精密全波整流电路的名称,纯属本人命的名,只是为了区分;除非特殊说明,增益均按1设计. 图1是最经典的电路,优
上传时间： 2013-07-21
上传用户：zoushuiqi
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
H桥电路，电机驱动原理
标签： H桥电路
上传时间： 2013-06-06
上传用户：yangbo69
电容滤波电路(桥式电路)，图文并茂，内容详实！
上传时间： 2013-07-08
上传用户：归海惜雪
