随着通信网的发展和用户需求的提高,光纤通信中的PDH体系逐渐被SDH体系所取代.SDH光纤通信系统以其通信容量大、传输性能好、接口标准、组网灵活方便、管理功能强大等优点获得越来越广泛的应用.但是在某些对传输容量需求不大的场合,SDH的巨大潜力和优越性无法发挥出来,反而还会造成带宽浪费.相反,PDH因其容量适中,配置灵活,成本低廉和功能齐全,可针对客户不同需要设计不同的方案,在某些特定的接入场合具有一定的优势.本课题根据现实的需要,提出并设计了一种基于PDH技术的多业务单片FPGA传输系统.系统可以同时提供12路E1的透明传输和一个线速为100M以太网通道,主要由一块FPGA芯片实现大部分功能,该解决方案在集成度、功耗、成本以及灵活性等方面都具有明显的优势.本文首先介绍数字通信以及数字复接原理和以太网的相关知识,然后详细阐述了本系统的方案设计,对所使用的芯片和控制芯片FPGA做了必要的介绍,最后具体介绍了系统硬件和FPGA编码设计,以及后期的软硬件调试.归纳起来,本文主要具体工作如下:1.实现4路E1信号到1路二次群信号的复分接,主要包括全数字锁相环、HDB3-NRZ编解码、正码速调整、帧头检测和复分接等.2.将以太网MII接口来的25M的MII信号通过码速变换到25.344M,进行映射.3.将三路二次群信号和变换过的以太网MII信号进行5b6b编解码,以利于在光纤上传输.4.高速时提取时钟采用XILINX的CDR方案.并对接收到的信号经过5b6b解码后,分接出各路信号.
上传时间： 2013-07-23
上传用户：lansedeyuntkn
在机器人学的研究领域中，如何有效地提高机器人控制系统的控制性能始终是研究学者十分关注的一个重要内容。在分析了工业机器人的发展历程和机器人控制系统的研究现状后，本论文的主要目标是针对四关节实验室机器人特有的机械结构和数学模型，建立一个新型全数字的基于DSP和FPGA的机器人位置伺服控制系统的软、硬件平台，实现对四关节实验室机器人的精确控制。 本论文从实际情况出发，首先分析了所研究的四关节实验室机器人的本体结构，并对其抽象简化得到了它的运动学数学模型。在明确了实现机器人精确位置伺服控制的控制原理后，我们对机器人控制系统的诸多可行性方案进行了充分论证，并最终决定采用了三级CPU控制的控制体系结构：第一级CPU为上位计算机，它实现对机器人的系统管理、协调控制以及完成机器人实时轨迹规划等控制算法的运算；第二级CPU为高性能的DSP处理器，它辅之以具有高速并行处理能力的FPGA芯片，实现了对机器人多个关节的高速并行驱动；第三级CPU为交流伺服驱动处理器，它实现了机器人关节伺服电机的精确三闭环误差驱动控制，以及电机的故障诊断和自动保护等功能。此外，我们采用比普通UART速度快得多的USB来实现上位计算机．与下位控制器之间的数据通信，这样既保证了两者之间连接方便，又有效的提高了控制系统的通信速度和可靠性。 机器人系统的软件设计包括两个部分：一是采用VC++实现的上位监控软件系统，它主要负责机器人实时轨迹规划等控制算法的运算，同时完成用户与机器人系统之间的信息交互；二是采用C语言实现的下位DSP控制程序，它主要负责接收上位监控系统或者下位控制箱发送的控制信号，实现对机器人的实时驱动，同时还能够实时的向上位监控系统或者下位控制箱反馈机器人的当前状态信息。 研究开发出来的四关节实验室机器人控制器具有控制实时性好、定位精度高、运行稳定可靠的特点，它允许用户通过上位控制计算机实现对机器人的各种设定作业的控制，也可以让用户通过机器人控制箱现场对机器人进行回零、示教等各项操作。
上传时间： 2013-04-24
上传用户：极客
直接数字合成(DDS)技术采用全数字的合成方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。本文研究的是一种基于DDS/FPGA的多波形信号源系统，其中，DDS技术是其核心技术。DDS可以精确地控制合成信号的三个参量：幅度、相位以及频率，因此利用DDS技术可以合成任意波形。但因其数字化合成的固有特点，使其输出信号中存在大量杂散信号。杂散信号的主要来源是：相位截断带来的杂散信号；幅度量化带来的杂散信号；DAC的非线性特性带来的杂散信号。这些杂散信号严重影响了合成信号的频谱纯度。因此抑制这些杂散信号是提高合成信号谱质的关键。 本文在研究各种抑制DDS杂散技术的基础上，提出了中和加扰技术，这可以在很大程度上减小杂散对DDS输出信号谱质的影响。 EP1S808956C6是一款高性能的FPGA芯片，其超强的数据处理能力十分适合应用于DDS多波形信号源的开发。在QuartusⅡ平台下运用Verilog HDL语言和原理图设计可以很方便地应用各种抑制杂散信号的方法来提高输出信号的谱质。 结合高速DDS技术和FPGA两者的优点，本文设计了一种基于DDS/FPGA的多波形信号源，它能完成正弦波、余弦波、三角波、锯齿波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多种信号。使得所设计的信号源可以适应多种不同的工作环境，给工作带了方便。
上传时间： 2013-07-27
上传用户：sc965382896
随着电力电子变流技术的不断发展，各种先进的控制技术层出不穷。控制器也从过去的模拟电路时代逐渐进入到全数字控制时代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在实现复杂算法时往往难以满足系统要求的快速性与实时性的要求，FPGA的出现为解决这个问题提供了一个新的方向。 本文首先对三相PWM整流器系统进行了研究。在查阅大量国内外文献资料的基础上，对整流器及其控制器的国内外发展现状及研究趋势做了详细的研究，并对课题研究的意义有了更深入的认识。接下来对三相电压型整流器的拓扑结构、数学模型、整流器的控制技术进行了分析。文中所采用的滞环电流控制算法具有结构简单，电流响应速度快，不依赖系统参数，系统鲁棒性好的特点。运用matlab仿真软件，对该控制方法进行了仿真。然后对FPGA的发展历程、应用、分类、开发工具、语言等内容进行了介绍。最后对滞环控制算法进行了模块划分，将其划分为PI算法模块，限幅与指令电流生成模块，滞环比较模块，PWM脉冲生成及死区保护模块，AD控制及数据储存模块，并在Quartus II软件环境下，使用VHDL语言通过编程实现模块化设计。实践证明，采用FPGA来实现PWM整流器控制算法是可行的。
上传时间： 2013-04-24
上传用户：Ruzzcoy
随着信息产业的不断发展,人们对数据传输速率要求越来越高,从而对数据发送端和接收端的性能都提出了更高的要求。接收机的一个重要任务就是在于克服各种非理想因素的干扰下,从接收到的被噪声污染的数据信号中提取同步信息,并进而将数据正确的恢复出来。而数据恢复电路是光纤通信和其他许多类似数字通信领域中不可或缺的关键电路,其性能决定了接收端的总体性能。 目前,数据恢复电路的结构主要有“时钟提取”和“过采样”两种结构。基于“过采样”的数据恢复方法的关键是过采样,即通过引入参考时钟,并增加时钟源个数的方式来代替第一种方法中的“时钟提取”。与“时钟提取”的数据恢复方法相比,基于“过采样”的数据恢复方法在性能上还有较大的差距,但是后者拥有高带宽、立即锁存能力、较低的等待时间和更高的抖动容限,更易于通过数字的方法实现,实现更简单,成本更低,并且这是一种数字化的模拟技术。如果能通过“过采样”方法在普通的逻辑电路上实现622.08Mb/s甚至更高速率的数据恢复,并将它作为一个IP模块来代替专用的时钟恢复芯片,这无疑将是性能和成本的较好结合。 本文主要研究“过采样”数据恢复电路的基本原理,通过全数字的设计方法,给出了在低成本可编程器件FPGA上实现数据恢复电路两种不同的过采样的实现方案,即基于时钟延迟的过采样和基于数据延迟的过采样。基于时钟延迟的过采样数据恢复电路方案,通过测试验证,其最高恢复的数据传输率可达到640Mb/s。测试结果表明,采用该方案实现的时钟恢复电路可工作在光纤通信系统STM-4速率级,即622.08MHz频率上,各方面指标基本符合要求。
上传时间： 2013-04-24
上传用户：axxsa
感应加热电源以其环保、节能等优点在工业生产中得到了广泛的应用，逆变控制电路是直接影响感应加热电源能否安全、高效运行的关键因素。目前的感应加热装置很多采用模拟电路控制，而模拟控制电路触点多，焊点多，系统可靠性低，对一些元件的工艺性要求高，电路中控制参数不容易进行修改，灵活性较差。近年来随着微处理机的发展，数字式控制精确，软件设计灵活，因而整个控制系统容易实现，在感应加热领域中运用数字式控制已是一个发展方向。 本文在模拟逆变控制系统的基础上，在可编程逻辑器件(FPGA)上进行了数字式并联逆变控制系统的研究。 首先，本文针对感应加热并联逆变控制的数字化进行了详细的研究。在参阅国内外相关文献的基础上，结合已有模拟并联逆变控制电路的工作原理，设计了全数字锁相环、它激转自激扫频启动模块等逆变控制功能模块，并对各个模块进行了相关的数学分析和功能仿真，结果证明可以达到预定的功能指标和设计要求。 然后，分析了感应加热电源的整体工作流程，针对模拟控制电路中控制参数不易进行修改、灵活性较差等问题，设计了数据采集、存储、显示等功能模块，有利于系统的调试，参数修改等实际操作。 最后，以模拟逆变控制策略为基础，分析了数字控制器的控制要求和策略。由硬件状态机实现数字控制器的设计，完成对整个逆变控制系统的整体控制操作。通过自上而下的总体设计，将各个部分组合起来，构成一个SOC系统。在FPGA集成软件中进行了各部分和整体的仿真验证，结果证明该设计可以完成逆变控制的各项需求和预定的人机交互操作。
上传时间： 2013-07-09
上传用户：1222
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：zukfu
本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上，结合目前新兴的EDA技术和大规模可编程技术，提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发，结合自顶向下的设计思想，给出了总线接口的总体设计方案，考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后，重点介绍了基于FPGA的BC、RT、MT三种类型终端设计，最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用，对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述，在此基础之上采用专门的综合软件对设计进行了综合优化，在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作，能处理多种消息格式的传输，并具有较强的检错能力。 最后设计了总线接口芯片测试系统，选择TMS320LF2407作为主处理器，测试主要包括主处理器的自发自收验证，加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。
上传时间： 2013-04-24
上传用户：sz_hjbf
正交频分复用(OFDM，Orthogonal Frequency Division Multiplexing)技术作为一种可以有效对抗信号波形间干扰的高速传输技术，引起了广泛关注。它利用许多并行的、传输低速率数据的子载波来实现高速率的通信。它的特点是各子载波相互正交，所以扩频调制后的频谱可以相互重叠，不但减小了子载波问的相互干扰，还大大提高了频谱利用率。由于OFDM的高频谱利用率、易于硬件实现、对抗频率选择性衰落和窄带干扰的能力突出等优点，它成为第四代移动通信的首选技术，是当前移动通信技术研究的热点问题。 本文概括的介绍了OFDM系统的基本概念、基本工作原理和关键技术，重点讨论了如何在FPGA上实现OFDM低中频收发信机。基于这些理论知识，确定了OFDM低中频收发信机系统实现方案，并选择ALTERA公司的Cyclone
上传时间： 2013-06-29
上传用户：水瓶kmoon5
随着经济的发展，科学技术的进步，永磁电机的研发和控制技术都有了快速的发展。永磁电机的发展也带来了永磁电机控制器的发展，电机控制器已经由传统的模拟元件控制器，逐渐转向数模混合控制器、全数字控制器。基于现场可编程...
上传时间： 2013-06-20
上传用户：tianyi223
