VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。...
本人RF电路设计课上的一个project。基于AWR公司MW Office仿真软件的一个FET混频器设计方案。...
VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符...
自己做的VHDL交通灯控制器;分频器、信号控制器、时钟模块;EDA; 通过了仿真、运行。时间可以设置为随意的两位数....
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片:CycloneII EP2C35F672C6...
分频器 8分频器 50 已经测试 可以用 代码可更改...
IP 分频器 可以通过输入参数而自动调整分频数...
5/8分频器,实现分频功能,受外部周期信号激励的震荡,其频率恰为激励信号频率的纯分数,都叫做分频。...
基于状态监测的全数字预测倍频技术,适合做转速测量的预测算法。...
矢量混频器特性和混频器测试系统矢量误差修正的新方法...