MH编码是用于黑白二进制文件传真的数据压缩。文件传真是指一般文件、图纸、手写稿、表格、报纸等文件的传真。他们是黑白二值的，也就是信源是二元信源q=2。 MH编码是一位编码方案，即对一行一行的数据进行编码，它将游程编码和霍夫曼编码想结合，是一种标准的改进霍夫曼码。
上传时间： 2014-01-16
上传用户：zhaiye
算术编码方法是将被编码的一则消息或符号串（序列）表示成0和1之间的一个间隔（Interval），即对一串符号直接编码成[0,1]区间上的一个浮点小数。符号序列越长，编码表示它的间隔越小，表示这一间隔所需的位数就越多。信源中的符号序列仍然要根据某种模式生成概率的大小来减少间隔。可能出现的符号概率要比不太可能出现的符号减少范围小，因此，只正加较少的比特位。
上传时间： 2013-12-22
上传用户：561596
shanon编码程序，输入一信源概率分布，即可求出其对应的0，1码序列
上传时间： 2013-12-06
上传用户：1159797854
算术编码解码！具体的数据， 假设信源符号为{00, 01, 10, 11}，这些符号的概率分别为{ 0.1, 0.4, 0.2, 0.3 }，根据这些概率可把间隔[0, 1)分成4个子间隔：[0, 0.1), [0.1, 0.5), [0.5, 0.7), [0.7, 1)，其中 表示半开放间隔，即包含 不包含 。上面的信息可综合在表1中。 表1 信源符号，概率和初始编码间隔 符号 00 01 10 11 概率 0.1 0.4 0.2 0.3 初始编码间隔 [0, 0.1) [0.1, 0.5) [0.5, 0.7) [0.7, 1) 如果二进制消息序列的输入为：10 00 11 00 10 11 01。编码时首先输入的符号是10，找到它的编码范围是[0.5, 0.7)。由于消息中第二个符号00的编码范围是[0, 0.1)，因此它的间隔就取[0.5, 0.7)的第一个十分之一作为新间隔[0.5, 0.52)。依此类推，编码第3个符号11时取新间隔为[0.514, 0.52)，编码第4个符号00时，取新间隔为[0.514, 0.5146)，… 。消息的编码输出可以是最后一个间隔中的任意数。
上传时间： 2014-01-03
上传用户：cooran
信息论与编码理论_沈世镒 陈鲁生2002科学出版社 本书主要介绍了信息论与编码理论的基本内容，其特点是具有较严谨的数学描述与推导，同时注意到信息论的实用背景，其中许多典型问题在通信工程中已得到实际应用。全书共12章，主要内容包括：信息的度量和信源、信道编码问题与编码定理，编码理论中用到的基本代数知识，编码理论的基本概念和基本问题，线性码、汉明码以及循环码、BCH码、Reed-Solomon码及其他的一些重要的线性码、以及信息与编码理论的应用问题。本书每章末均附有习题，其中有些习题是对正文内容的补充，以供学生复习巩固书中所学的内容。 本书可作为高等院校信息科学专业及相关专业的本科生教材，也可供相关领域中的研究生、教学与科研人员和工程技术人员参考。
上传时间： 2013-11-27
上传用户：zmy123
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-05-25
上传用户：teddysha
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-15
上传用户：372825274
该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.
上传时间： 2013-04-24
上传用户：yoleeson
可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而，Turbo码迭代译码复杂度大，导致其译码延时大，故而在工程中的应用受到一定限制，而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法，很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz，帧长为1024比特，并行子译码器数和最大迭代次数均为4时，可支持8.2Mbps的编译码数掘吞吐量，而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC／PHY和PCI接口，很好地满足了通信系统需求。系统测试结果表明，本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章，第一章为绪论，介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现，分别介绍了编码器和译码器的RTL设计，还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构，使用SOC架构处理系统和基于NIOSII处理器和uC／0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。
上传时间： 2013-04-24
上传用户：ziyu_job1234
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-04-24
上传用户：siguazgb
