基于ARM的嵌入式网络电能计量系统的研究电力电子与电力传动专业随着市场经济的不断发展，人们生活水平的日益提高，用电量也持续上升。电能的计量是否公平、公正已成为人们十分关心的问题。作为电能量的计量工具电能表已成为各行各业用电不可缺少且非常重要的仪表。由于传统的电能表有计量不精确、人工抄表费时费力、统计繁琐等缺点，因此，研究开发高精度、低功耗、网络化、智能化的电能表是明显的趋势。 嵌入式系统技术是近几年电子产品设计领域最为热门的技术之一，目前已广泛应用于工业控制、智能交通、信息家电、公共服务等领域。嵌入式系统正对人类的后PC时代产生着深远的影响。 本文针对传统的机电式电能表的缺点和不足，结合当前的嵌入式系统技术和网络技术，研究并设计了一套基于ARM处理器、CAN总线和以太网传输的嵌入式网络电能表系统。此系统主要由网络中继模块和电能量采集终端两部分组成。网络中继模块硬件采用了PHILIPS的LPC2290作为中央处理器。LPC2290是一款16/32位RISC微处理器，采用ARM公司的ARM7TDMI-S内核，提供了两路CAN总线和其它一些片上通用外设接口。采用L2C2290处理器，不但降低了整个系统的设计成本，而且也大大减少了额外的接口电路。网络中继模块软件是通过μCLinux操作系统内嵌的BOA实现嵌入式WEB服务器，并应用CGI接口程序完成了动态网页程序的编制。电能量采集终端采用专用电能芯片、单片机和CAN控制器实现。网络中继模块和电能量采集终端之间通过CAN总线进行通信，保证了信息的可靠性。当客户端通过网络浏览器访问WEB服务器时，CGI程序就将电能量采集终端所采集的电能量数据上传给客户端，实现网络自动抄表。
上传时间： 2013-06-23
上传用户：gxmm
基于ARM的嵌入式运动控制器是集计算机数字控制技术、ARM技术、运动控制技术以及嵌入式操作系统技术等技术为一体的技术含量高的运动控制器；是对低成本、高性能运动控制器研究的一个新的尝试。本论文的研究重是点基于双端口RAM上下位机通讯的数控系统总体软件架构设计、嵌入式运动控制器轨迹规划算法的研究、嵌入式系统软件的构建以及运动控制器外设驱动程序的开发，其主要工作及成果如下： 1．针对数控系统上下位机信息交互频繁，提出了一种基于双端口RAM通讯结构的上下位机交互方式，实现了上下位机信息的高速、稳定通讯；且完成了基于双端口RAM上下位机通讯结构的数控系统总体软件架构设计。 2. 针对目前高速数控加工轨迹规划中存在的一些关键问题进行深入的探讨。提出一种轨迹拐角的速度平滑方法，当高速加工不在同一直线方向而形成拐角的加工段时，在拐角过渡时能获得很好的速度响应和较小的轮廓误差；还提出了一种高速数控加工小线段的前瞻平滑算法，当高速加工多段微小直线段时，能够优化规划多段微小线段的加工速度，有效避免了频繁的加减速给系统带来较大冲击以及加工效率低的问题。 3. 构建了适合本运动控制器系统的系统软件；研究了嵌入式运动控制器引导程序的移植、嵌入式Linux内核的优化配置以及根文件系统的构建。 4．探讨了Linux驱动程序开发的原理以及流程；并以双端口RAM为例介绍了运动控制外设驱动程序开发的方法。
上传时间： 2013-07-02
上传用户：笨小孩
随着生活水平的提高，人们对环境的要求越来越高，如何获取实时、可靠的环境数据已经成为一个迫在眉睫的问题，特别是在人迹罕至的地方或者危险区域，传统的环境监测手段已经无法满足需要。无线传感器网络具有低功耗、自组织、可靠性高等优点，非常适合野外环境监测。 本文介绍了环境监测无线传感器网络中的网关设计。从低功耗和可靠性出发，网关的ZigBee通信模块采用CC2430，负责组建管理无线环境监测网；GPRS模块采用TC35，实现了环境监测网络与监控系统的无线数据传输；主控制器采用嵌入式处理器LPC2210，通过与ZigBee模块和GPRS模块的通信，实现两种网络的协议转换。在硬件设计方面，介绍了主控制器模块的电源电路、串口电路、存储器电路、人机交互电路、与ZigBee通信模块的接口设计、与GPRS模块接口设计；在软件设计方面，提出了基于需时中断的软件设计方法，移植了μC/OS-II操作系统，设计了串口驱动、ARM与ZigBee通信、ARM发送短消息、人机交互以及监控中心软件等；对ZigBee网络中的组网、数据传输等进行了研究，设计了星型无线传感器网络，介绍了系统的测试情况。结果表明，星型ZigBee环境监测网络能通过GPRS网络实现对ZigBee网络的监测，整个系统具有实时、可靠、低功耗、监测范围广等优点。
上传时间： 2013-06-13
上传用户：yuzsu
随着嵌入式系统以及流媒体技术的快速发展，基于嵌入式系统实现可视电话、视频点播、视频会议等功能已经成为当前的热点研究领域。这样的系统通常具有小型化、低功耗、低成本、稳定可靠、便于携带等特点。 本文旨在研究流媒体以及嵌入式系统的相关技术，基于ARM9处理器平台实现一种基于嵌入式系统的流媒体播放器。该播放器的硬件平台以32位高性能ARM9处理器为核心进行规划，在此基础上，采用嵌入式Linux操作系统、MPEG-4视频解码技术和流媒体网络传输技术进行设计。 本文的主要贡献体现在以下六个方面： l、分析嵌入式流媒体播放器的功能需求和技术特点，对嵌入式流媒体播放器的总体实现方案进行设计。 2、研究嵌入式Linux系统设计方法，基于ARM处理器平台构建嵌入式Linux操作系统。这部分的工作包括嵌入式BootLoader的移植、Linux内核的配置与编译以及根文件系统的创建。 3、研究MPEG-4视频压缩标准，基于ARM-Linux系统平台移植MPEG-4视频解码器。 4、研究ARM体系结构以及基于ARM平台的嵌入式软件优化方法，对所移植的MPEG-4视频解码器进行平台相关优化。 5、研究视频通信中的错误隐藏技术，针对错误隐藏过程中传统边界匹配算法对边缘匹配的局限性，提出了一种改进的基于时域与空域平滑性的边界匹配算法。 6、研究流媒体网络传输的相关技术协议，基于RTSP/RTP/RTCP协议实现了一个基本的MPEG-4视频流实时传输系统。
上传时间： 2013-05-16
上传用户：a937518043
LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下，结合连续相位MSK调制，满足归一化信噪比SNR=2dB时，系统误码率低于10-4。根据课题背景，本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比，编码复杂度大，成为编码硬件实现的一个障碍；论文针对实际系统的预期指标，通过对多种矩阵构造算法的预选方案及影响LDPC码性能参数仿真分析，基于1/2码率，1024和2048两种帧长，设计了三种编码器的备选方案，分别为直接下三角编码器，串行准循环编码器和二阶准循环编码器。 对于每种编码器，分别设计了其整体结构，并对每种编码器的功能模块进行深入研究，设计完成后利用第3方软件MODELSIM对编码器进行了时序仿真；根据时序仿真结果和综合报告对三种编码方案进行比较，最终选择串行准循环编码器作为硬件实现的编码方案。 最后，在FPGA中硬件实现了串行准循环编码器并对其进行测试，利用MATLAB仿真程序和串口通信工具最终验证了这种编码器的正确性和硬件可实现性。
上传时间： 2013-08-02
上传用户：林鱼2016
高性能滤波器是现代信号处理的一种基本电路，传统的设计思想和方法运算量大，存在优化复杂的缺点。本文采用Pspice 的仿真优化工具对二阶低通滤波器基于通带宽度的目标进行了优化和仿真，结果表明优化目标和仿
上传时间： 2013-06-25
上传用户：1134473521
直接数字合成(DDS)技术采用全数字的合成方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。本文研究的是一种基于DDS/FPGA的多波形信号源系统，其中，DDS技术是其核心技术。DDS可以精确地控制合成信号的三个参量：幅度、相位以及频率，因此利用DDS技术可以合成任意波形。但因其数字化合成的固有特点，使其输出信号中存在大量杂散信号。杂散信号的主要来源是：相位截断带来的杂散信号；幅度量化带来的杂散信号；DAC的非线性特性带来的杂散信号。这些杂散信号严重影响了合成信号的频谱纯度。因此抑制这些杂散信号是提高合成信号谱质的关键。 本文在研究各种抑制DDS杂散技术的基础上，提出了中和加扰技术，这可以在很大程度上减小杂散对DDS输出信号谱质的影响。 EP1S808956C6是一款高性能的FPGA芯片，其超强的数据处理能力十分适合应用于DDS多波形信号源的开发。在QuartusⅡ平台下运用Verilog HDL语言和原理图设计可以很方便地应用各种抑制杂散信号的方法来提高输出信号的谱质。 结合高速DDS技术和FPGA两者的优点，本文设计了一种基于DDS/FPGA的多波形信号源，它能完成正弦波、余弦波、三角波、锯齿波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多种信号。使得所设计的信号源可以适应多种不同的工作环境，给工作带了方便。
上传时间： 2013-07-27
上传用户：sc965382896
数字图像的压缩是解决图像数据量大、存储和传输困难的基本措施。图像压缩的方法很多，一般可分为有损压缩和无损压缩两大类。有损压缩允许一定程度的信息丢失，在满足实际应用的条件下能够取得较高的压缩比；无损压缩不允许信息丢失，但是压缩比难以提高。在医学图像、遥感图像等应用领域，对于图像的压缩比和失真度都有着较高要求，因此需要采用近无损压缩的方法。近无损压缩是有损压缩和无损压缩的一个折衷，允许一定的失真，能够获得高保真还原图像的同时，得到比无损压缩更高的压缩比。 JPEG-LS是连续色调静止图像无损和近无损压缩的国际标准，算法复杂度低，压缩性能优越，但是JPEG-LS对不同图像压缩时压缩比不可控制。本文在研究JPEG-LS近无损图像压缩算法的基础上，针对具体应用背景，提出了一种基于块的近无损压缩方法。进一步利用图像局部纹理特性分析，对不同特性的区域容忍不同的信息丢失程度，实现了对图像压缩的码率控制。针对某工程应用中的具体要求，我们以FPGA为平台，采用Verilog HDL语言对改进算法进行了硬件实现。 实验结果证明，这种基于块的具有码率控制的近无损图像压缩算法，在实现较为精确的码率控制的同时，能够获得较高的还原图像质量，而且硬件实现复杂度低，能够满足对图像的实时压缩要求。
上传时间： 2013-06-18
上传用户：zzbbqq99n
可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array，FPGA)芯片的快速发展，使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能，这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit，RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起，介绍了可重构计算的概念，建立了可重构计算系统模型和动态可重构FPGA芯片模型，在此模型上提出一个基于划分和时延驱动的在线布局算法，和一个基于Pathfinder协商拥塞算法的布线算法，来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(Hardware Description Language，HDL)描述的电路首先被划分成有限数目的层，然后将这些电路层布局到芯片的每一层，同时确保关键路径的时延最小。实验结果表明，布局算法与传统的布局算法(或者文献[37]中的算法)相比，在时延上平均减少27％，在线长上平均减少34％(或者11％)，在运行时间上平均减少42％(或者97％)。布线算法与传统的布线算法相比，能够将线长降低26％，将水平通道宽度降低27％，显示出较高的性能。
上传时间： 2013-05-24
上传用户：Neoemily
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。
上传时间： 2013-06-02
上传用户：lili1990
