学verilog时写的8位十进制频率计
学verilog时写的8位十进制频率计,开发环境为quartus II6.0....
学verilog时写的8位十进制频率计,开发环境为quartus II6.0....
详细的八位十六进制频率计课程报告,是我的eda课程设计报告书...
4位数字频率计的verilog HDL设计,精度比较准的...
频率计VHDL编程。设计一个4位数字显示的十进制频率计,其测量范围为1MHz,测量值通过4个数码管显示以8421BCD码形式输出,可通过开关实现量程控制,量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz); 当输入信号的频率大于相应量...
数字频率计VHDL程序 --文件名:plj.vhd。 --功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。...