📚 位置环设计技术资料

📦 资源总数：47521
💻 源代码：64616

🔥 位置环设计热门资料

查看全部47521个资源 »

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF...

📅 👤 daguda
数据 Q5 PLL 输入

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在...

📅 👤 hphh
PLL 数字锁相环 接收 数字

💻 位置环设计源代码

查看更多 »
💻
read me.txt
💻
read me.txt
💻
read me.txt
💻
基于fpga的全数字锁相环设计.pdf
💻
基于fpga的全数字锁相环设计.pdf
💻
基于fpga的全数字锁相环设计.pdf
📂 位置环设计资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 47521 个资源