扩频通信具有较强的抗干扰、抗侦查和抗衰落能力,可以实现码分多址,目前广泛应用于通信抗干扰、卫星通信、导航、保密通信、测距和定位等各个方面。另外,随着集成电路技术的飞速发展,数字接收机和软件无线电也已经是现代通信研究的一个热点。 本文正是顺应这种发展趋势,在某工程项目的通信分系统中建立CDMA直接序列扩频通信系统。 本文作者承担了多点无线扩频通信系统的研究,建立了一个完整的仿真系统。提出了适合于本系统的实现算法,同时还建立了基于软件无线电平台的系统的全FPGA设计和实现,包括各个模块的测试和整个系统的联合测试。 文章的主要内容如下： 1.简述了扩频通信及软件无线电的发展及现状。 2. 对直扩系统的基本原理和系统中采用的相关关键技术进行了阐述。相关关键技术包括扩频码的研究和选取,扩频码同步的研究,包括捕获算法和跟踪算法的研究,以及自适应门限的研究。 3.详细讨论了该多点无线通信系统的设计与实现,提出了适合于本系统的算法。首先阐述了系统的总体设计方案和设计参数,接着分为物理层和链路层详细阐述了各个模块的设计与仿真,包括matlab仿真和modelsim仿真,文中给出了大量的仿真结果图。仿真结果证明算法的正确性,仿真性能也能满足系统设计的要求。 4.介绍了该多点无线通信系统的硬件平台与系统调试。首先介绍了系统的硬件平台和硬件框图,介绍了系统的相关器件及其配置,接着介绍了FPGA的开发流程、开发工具、设计原则及遇到的相关问题,最后介绍了系统的设计验证与性能分析,给出了系统的调试方案和调试结果。 本文所讨论的多点无线通信系统已经在某工程项目的通信分系统中实现。目前工作正常,性能良好,具有通用性、可移植性,有重要的理论及实用价值。
上传时间： 2013-04-24
上传用户：wzr0701
数字图像的压缩是解决图像数据量大、存储和传输困难的基本措施。图像压缩的方法很多，一般可分为有损压缩和无损压缩两大类。有损压缩允许一定程度的信息丢失，在满足实际应用的条件下能够取得较高的压缩比；无损压缩不允许信息丢失，但是压缩比难以提高。在医学图像、遥感图像等应用领域，对于图像的压缩比和失真度都有着较高要求，因此需要采用近无损压缩的方法。近无损压缩是有损压缩和无损压缩的一个折衷，允许一定的失真，能够获得高保真还原图像的同时，得到比无损压缩更高的压缩比。 JPEG-LS是连续色调静止图像无损和近无损压缩的国际标准，算法复杂度低，压缩性能优越，但是JPEG-LS对不同图像压缩时压缩比不可控制。本文在研究JPEG-LS近无损图像压缩算法的基础上，针对具体应用背景，提出了一种基于块的近无损压缩方法。进一步利用图像局部纹理特性分析，对不同特性的区域容忍不同的信息丢失程度，实现了对图像压缩的码率控制。针对某工程应用中的具体要求，我们以FPGA为平台，采用Verilog HDL语言对改进算法进行了硬件实现。 实验结果证明，这种基于块的具有码率控制的近无损图像压缩算法，在实现较为精确的码率控制的同时，能够获得较高的还原图像质量，而且硬件实现复杂度低，能够满足对图像的实时压缩要求。
上传时间： 2013-06-18
上传用户：zzbbqq99n
本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案，该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理，介绍了GPS系统的组成，详细阐述了GPS信号的特点，并根据GPS信号的组成特点介绍了接收机的体系结构。其次，通过对GPS接收机信号捕获方案的深入研究，确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案，并对该方案提出了几点改进的措施，根据前面的分析，提出了系统的实现方案，利用MATLAB对该系统进行仿真，仿真的结果充分的验证了方案的可行性。接着，对于捕获环节中的核心部分—FFT处理器，设计中没有采用ALTERA提供的IP核，独立设计实现了基于FPGA的FFT处理器，并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比，可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现，通过捕获的FPGA时序仿真波形，证明了该系统已经能成功地捕获到GPS信号。最后，对全文整个研究工作进行总结，并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究，但其原理与GALILEO、北斗等导航系统的接收机相近，因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。
上传时间： 2013-05-29
上传用户：ice_qi
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。
上传时间： 2013-06-02
上传用户：lili1990
近年来，随着网络技术的发展和视频编码标准受到广泛接受，视频点播、视频流和远程教育等基于网络的多媒体业务逐渐普及。为了对拥有不同终端资源，不同接入网络以及不同兴趣的用户提供灵活的多媒体数据访问服务，多媒体数据的内容需要根据应用环境动态调整，转码正是实现这一挑战性任务的关键技术之一。 视频转码对时间的要求非常苛刻，以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此，必须为这样的运算设计一个专用的高速硬线逻辑电路，在高速FPGA器件上实现或制成高速专用集成电路。用高密度的FPGA来构成完成转码算法所需的电路系统，实现专用集成电路的功能，因其成本低、设计周期短、功耗小、可靠性高、使用灵活等优点而成为适合本课题的最佳选择。 本文根据MPEG-2中可变长编码(VLC)理论，采用了两级查找表减少了VLC存储空间的使用，完成VLC编码的实现。根据MPEG-2中关于System Packet的定义，针对FPGA可实现性，以空间换取复杂度的减少，实现了PES包的打包模块。根据MPEG-2相应的转码理论，完成了对系统解码模块相应的连接和调试，对解码模块以真实的bit流进行了贴近板级的情况的仿真。根据MPEG-2中TM5的算法的局限性，分析得出只需要对P帧进行相应处理即可改进场景变换对视频质量的影响，完成对TM5的算法的改进。通过性能估算和电路仿真，各模块的吞吐率能够满足转码系统的要求。
上传时间： 2013-07-22
上传用户：shinesyh
软件无线电是无线通信领域继固定到移动、模拟到数字之后的第三次革命，是目前乃至未来的无线电领域的技术发展方向，它在提高系统灵活性上有无可比拟的优势，是实现未来无线通信系统的有效手段。扩频通信具有卓越的抗干扰和保密性能。扩频通信相对于传统的窄带通信，在频谱利用率上也有明显的优势，是未来无线通信系统中的关键技术，直接序列扩频则是其中在民用领域使用最多的一种扩频技术。FPGA在分布式计算、并行处理、流水线结构上有独特的优势，自然成为设计扩频软件无线电系统的首选技术之一。 首先介绍了软件无线电的理论基础，并分析了它的硬件结构和技术关键。软件无线电的关键思路在于构建一个通用的强大的硬件平台，这也正是本课题的主要工作之一。而后，重点介绍了直序扩频的理论基础。对于发射机，其中最关键的是寻找一种相关特性卓越的伪随机序列，本课题主要对m序列、OVSF码和Gold码进行了深入研究。最后，详述了基于DDFS的数字调制技术和FPGA技术。 基于以上理论基础研究，根据软件无线电硬件结构，开发了基于Altera公司Cyclone系列FPGA的硬件平台。该平台具有210Mbps的高速DAC，并配有串口、USB接口、音频CODEC输入输出通道、以及LVDS扩展口和SDRAM，考虑到通用性，设计中加入了足以开发出接收机的两路40Mbps的高速ADC。FPGA的代码开发也是核心内容，本课题编写了大量相应的代码，包括加扩模块（含伪随机序列发生器）、基于DDFS的数字调制模块以及串口通信模块、LCD驱动模块，SDRAM Controller、ADC驱动模块，并编写了相应的测试代码。整个系统测试通过。关于硬件平台设计和代码开发，在本文第三章和第四章详细介绍。 总体说来，本课题基于现有的理论发展，在充分理解相关理论的前提下，将主要经历集中于具体应用的研究与开发，并取得了一定的成果。
上传时间： 2013-06-27
上传用户：xauthu
研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信道的多径和各种噪声的影响，信号在接收端会引起差错，通过信道编码环节，可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中，信道编码器的任务是差错控制。本文采用符合空间数据系统咨询委员会CCSDS标准的链接码进行信道编码，即内码为（2，1，6）的卷积码，外码为（255，223）的RS码，中间进行交织操作。其中，里德-索罗蒙码(简称RS码)是一种重要的非二进制BCH码，是分组码中纠错能力最强的纠错码，一次可以纠正多个突发错误，广泛地用于空间通信中。 本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim软件进行了功能仿真，并通过Xilinx公司的软件ISE对设计进行综合、布局布线，最后生成可下载的比特流文件下载到Xilinx公司的型号为XC3S2000的FPGA芯片中，完成了电路的设计并实现了编码译码的功能，表明本文设计的信道编解码器的正确性和实用性，满足了微小卫星通信分系统的技术要求。
上传时间： 2013-08-01
上传用户：lili123
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：zukfu
伪随机序列 (Pseudo-Random Sequence，PRS)广泛应用于密码学、扩频通信、雷达、导航等领域，其设计和分析一直是国际上的研究热点。混沌序列作为一种性能优良的伪随机序列，近年来受到越来越多的关注。寻找一种性能更为良好的混沌伪随机序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件实现，在理论研究与工程应用上都是十分有价值的。基于切延迟椭圆反射腔映射混沌系统(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理论分析和测试证明具有良好的密码学性质。本文介绍了一种基于TD-ERCS构造伪随机序列发生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于这种方法，提出了以现场可编程门阵列 (Field Programmable Gate Array，FPGA)为平台的硬件设计实现方案，采用硬件描述语言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整个系统的设计，通过了仿真与适配，完成了硬件调试；详细地论述了系统总体框架及内部模块设计，重点介绍了TD-ERCS算法实现单元的设计，并在系统中设计加入了异步串行接口，完善了整个系统的模块化，可使系统嵌入到现有的各类密码系统与设备中；基于FDELPHI编程环境，完成了计算机应用软件的设计，为使用基于TD-ERCS开发的PRSG硬件产品提供了人机交互界面，也为分析与测试硬件系统产生的CPRS提供了方便；同时依据美国国家标准与技术研究院 (National Institute of Standards andTechnology，NIST)提出的伪随机序列性能指标，对软件与硬件系统产生的CPRS进行了标准测试，软件方法所得序列各项性能指标完全合格，硬件FPGA所得序列仅三项测试未能通过，其原因有待进一步研究。
上传时间： 2013-06-20
上传用户：heart520beat
一大堆的C语言源码，很经典讲了很多经典的算法。如果想学习就来下吧！-
上传时间： 2013-04-24
上传用户：xuan‘nian
