智能家庭信息系统是集自动化、计算机、通信技术于一体的“3C”系统，它将各种家电产品结合成一个有机整体，实现了对家电设备进行集中或异地控制和管理，以及能够与外界进行信息交互，以控制终端为突破口作为对家庭信息系统的研究，将有可能在以后的竞争中占据制高点，取得良好的经济和社会效益。 本课题开发的智能家庭信息系统是以实际项目为背景，对基于网络的嵌入式家庭信息系统进行了研究。通过对传统智能家居的特点进行分析，指出了目前市场上的智能家居系统的局限性，提出了基于短距无线网络的现代智能家居系统是将来的发展趋势。 接着对智能家居控制的系统构架以及相关关键技术进行了分析和比较，指出基于IEEE802.15.4的ZigBee技术是目前最适合无线家居控制系统的无线标准，并对该标准进行了深入研究。 论文充分考虑到家庭信息化网络的现状和家庭内部各信息家电的互连、集中控制、远程访问与控制的需求，以及低成本实现的实际需要，及设备互连对传输带宽和使用灵活性等特点的需要，设计了以无线ZigBee技术组成家庭网络体系总体结构，避免了在家庭内部布线的缺陷，且满足了功耗低，成本低，网络容量大等要求。 设计了新型无线通讯模块，该模块主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHZ IEEE802.15.4标准的射频收发器CC2420来实现ZigBee模块，它可以降低无线通讯的成本和提高无线通讯的可靠性，可以单独使用，也可以嵌入其它设备。 论文采用了免费、公开的linux操作系统，并给出了在Linux上的开发流程。 最后，论文具体分析了无线ZigBee协议、ZigBee组网技术以及它们在将来的广泛应用。深入地研究了HTTP超文本传输协议，设计了远程客户端访问和控制家用电器的界面，并给出了部分软件设计流程图。
上传时间： 2013-04-24
上传用户：agent
本文对燃料电池车用DC/DC变换器的基本原理以及控制策略进行了较为详尽的分析和讨论，对基于ARM的DC/DC变换器控制系统的软硬件设计作了较为详尽的论述，对控制系统的电磁兼容作了详细的研究并给出了提高电磁兼容能力的措施。本文介绍了本课题研究的背景，燃料电池电动汽车的特性和研究的目的与意义并分析了大功率DC/DC变换器主电路的拓扑结构、工作原理和电磁兼容环境。在此基础上，从控制电路的最小系统、检测系统、脉冲发生系统以及驱动电路、CAN通讯电路等方面重点讨论了DC/DC变换器控制系统的硬件设计以及驱动电路的设计。本文在DC/DC变换器电感电流连续状态空间小信号数学模型的基础上，应用MATLAB软件对大功率DC/DC变换器单环控制系统进行了建模和仿真分析，给出了具有实际指导意义的结论，设计了基于ARM控制系统的软件结构并编写了相应的软件代码。此外，本文从硬件和软件两个方面重点讨论了控制系统的电磁兼容以及抗干扰措施。在系统硬件和软件基础上进行了功率试验并给出了试验结果以及今后改进的方向。
上传时间： 2013-07-12
上传用户：wao1005
本文着重于图像压缩传输技术的研究和硬件平台的的制作。首先对视频压缩技术的背景及主要压缩标准及其目前图像处理ASIC芯片市场作一个简单的回顾和分析，然后对目前比较流行的图像压缩和传输硬件平台方案作一些分析和比较，选择了一种DSP+ARM架构的图像处理及传输模式，设计拟采用JPEG静态图像压缩标准对单幅画面实现压缩，并通过DSP的HPI口把压缩后的图片传输至ARM处理器，通过ARM去实现图像的存储传输。 在硬件平台的具体实现上，以TI的TMS320VC5402实现单幅静态图像的压缩，ALTER公司的EPMT064S实现VC5402扩展存储器的逻辑控制，通过VC5402的HPI接口实现与具有ARM920T内核的S3C2410通信。在硬件平台的制作上，选择了国际流行的0rCAD+PowerPCB作为其原理图和PCB板的制作工具。在软件开发平台上，选择了以LINUX作为系统操作平台。成本低、系统灵活、能基本满足静态图像压缩传输嵌入式开发平台。 实验初步结果表明该系统架构设计可行，为以后图像压缩传输技术的进一步研究打下了良好的基础。
上传时间： 2013-07-14
上传用户：hongmo
此为vc++调试器的说明，想要调试C++的朋友不妨看一下。
标签： 调试器
上传时间： 2013-06-05
上传用户：aa17807091
30152nh文件阅读器,nh文件浏览器下载
上传时间： 2013-06-30
上传用户：shinesyh
本文首先分析了国内外微型飞行器（MAV）研究现状、发展趋势和存在的困难，接着阐述了MAV的系统结构，针对已有的MAV平台，设计了MAV自主飞行控制系统的总体方案，选择ARM作为中央处理器，从电源模块设计、存储器模块设计、与各传感器的接口设计等入手，实现了系统的硬件设计，并分析了硬件设计所采取的抗干扰措施。 在系统软件设计方面，本文选用嵌入式Linux操作系统作为软件开发环境，分析了操作系统的组成和启动流程。在此基础上，针对本文所设计的硬件系统，编制了专用的引导程序，重新编译了内核，完成了ARMLinux在硬件平台上的移植。接着详细分析了字符设备，编写了各个模块的驱动程序，并描述了应用程序的开发模式。 最后本文讨论了MAV系统中MPEG4视频数据压缩的关键技术，分析了ARM的硬件编解码器的结构和实现过程，重点研究了遥测数据和压缩图像的复合方案，将遥测数据嵌入到压缩图像中进行传输。这种方法可以节省信道，降低系统功耗和保护遥测数据的安全。 本文所研制的自主飞行控制系统具有体积小、重量轻、集成度高、抗干扰能力强等特点，能实时传输视频图像，各项指标都满足项目技术要求。
上传时间： 2013-05-31
上传用户：mikesering
本文基于数据驱动原理提出并用 FPGA 实现了MPEG-2 MP@HL 的视频解码器。该解码器中的各个模块具有高内聚，低耦合的特点。只要各个模块符合数据驱动的工作方式，模块就能自我正常工作。由
上传时间： 2013-06-19
上传用户：y562413679
数字电视技术和超大规模深亚微米的系统级芯片设计技术是当前信息产业中最受关注的两个方向。它们的交叉就是数字电视应用中的一系列系统级芯片和超深亚微米专用集成电路。其中信道处理系统及其相关芯片更是集中了数字信号处理前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键之一。数字高清晰度电视(Digital HDTV)做为第三代电视标准，已成为当今世界高技术竞争的焦点，本文正是从这个交叉点上出发对DVB-H(Digital Video Broadcasting-Handheld)标准中所涉及的信道编码和调制部分进行了研究，重点分析了信道内编码部分的硬件优化实现。本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。同时对清华大学数字电视地面传输标准DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的关键技术做了研究，与DVB标准中的相关技术做了对比。 本文首先对DVB．H以及COFDM的相关理论进行介绍和研究。然后针对DVB-H信道编码调制器中的部分核心算法的FPGA设计和实现进行了详细的研究工作，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的部分设计等。相应地对DVB-H信道解码解调器中的部分算法的FPGA设计的研究工作做了描述，包括符号解交织和比特解交织。同时对清华大学数字电视地面传输标准DMB-T外接收机中频域和时域解交织模块的FPGA设计实现做了描述。 笔者在项目中完成的主要工作有： (1)与项目组成员合作制定系统框架，划分模块。 (2)对所负责的模块，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的算法进行研究并加以优化，建立软件仿真模型，进行FPGA设计，仿真和实现。
上传时间： 2013-06-10
上传用户：rockjablew
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中,利用有限域常数乘法器的特性对编码电路进行优化.这些技术的采用大大的提高了RS编/解码器的效率,节省了RS编/解码器所占用资源.
上传时间： 2013-08-05
上传用户：BOBOniu
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
