//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
该程序用事件管理器B的定时器4定时时间来触发A/D采样的启动。采样时采用级联模式，一次做16个转换，转换通道分别是0~15。转换完成后，在A/D中断服务子程序中将转换结果读出。该程序做一次A/D采样。
上传时间： 2017-09-25
上传用户：标点符号
以太网收发器PHY，关于以太网收发器PHY的资料
上传时间： 2022-04-21
上传用户：
介绍了一种基于高性能51 内核网络微控制器的串口至以太网接口转换器的设计方案，采用网络单片机DS80C410，利用集成的MAC 通过以太网收发器与以太网相连，借助TINI SDK 软件开发包通过Java编程实现串口和以太网之间的数据通讯。串口至以太网接口转换器使得带有RS232/422/485 通讯接口的设备和以太网服务器进行数据流传输，通过以太网服务器对串口设备进行实时监控。互联网硬件和软件的迅猛发展，使得各种电气设备、仪器仪表以及生产过程中的数据采集与控制设备逐渐走向网络化。计算机技术、测控技术、网络与通讯技术不断发展与融合是一个必然的趋势。目前以太网已经广泛应用于计算机网络，成为互联网链接不可缺少的部分，另外以太网一般都基于TCP/IP协议，使得整个网络只有一种互联通讯协议，满足控制系统各个层次的要求，而且易于和Internet实现无缝连接。现今大多数现场设备通过串口与外界通讯，甚至串口是它们与外界通讯的唯一通道，串口设备的广泛使用以及对设备上网能力的不断需求，使得如何实现串口到以太网的转换显得尤为重要。DS80C410利用集成的MAC通过物理层器件与以太网相连，借助TINI SDK软件开发包可以轻松实现串口至以太网的接口转换。
上传时间： 2013-10-20
上传用户：a296386173
产品说明： 是 1000M自适应以太网外置电源光纤收发器，可以将 10/100BASE-TX的双绞线电信号和1000BASE-LX的光信号相互转换。它将网络的传输距离的极限从铜线的100 米扩展到224/550m（多模光纤）、100公里（单模光纤）。可简便地实现 HUB、SWITCH、服务器、终端机与远距离终端机之间的互连。HH-GE-200 系列以太网光纤收发器即插即用，即可单机使用，也可多机集成于同一机箱内使用。
上传时间： 2013-12-22
上传用户：哈哈haha
IA4421 通用ISM频段FSK收发器
上传时间： 2013-06-01
上传用户：eeworm
专辑类-超声-红外-激光-无线-通讯相关专辑-183册-1.48G IA4421-通用ISM频段FSK收发器-38页-2.9M.pdf
上传时间： 2013-06-09
上传用户：sn2080395
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
本文介绍带有收发器的全系列40-nmFPGA和ASIC，发挥前沿技术优势，在前一代创新基础上，解决下一代系统难题。
上传时间： 2013-07-26
上传用户：84425894
基于FPGA技术的HDLC帧收发器的设计与实现
上传时间： 2013-05-24
上传用户：lindor
