利用VHDL语言编写的一个16分频器
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器...
VHDL中IP核之参数化加减法器中文使用介绍...
vhdl语言写的基数分频器,多平台,通过MODESIM仿真...
基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。...
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,...
一个用VHDL语言编写的全加器,是数字电路EDA设计的一个例子,可能不太特别,但是应该可以用一下的。...
用VHDL结构描述设计一全减器,全减器可由两个半减器和一个或门组成。...
vhdl编写的智力抢答器程序,比较简单,仅供参考...
1.AD0809转换器的vhdl实现 2.用状态机来实现不同状态的动态切换,思路明晰简单实现。 3.内含注释,易于修改和理解 4.对数码管的动态扫描,显示...
非整数分频器 分频系数为无限不循环小数 vhdl...