GB-T4677.21-1988 印制板镀层孔隙率测试方法 气体暴露法
上传时间： 2013-08-05
上传用户：eeworm
专辑类-家电维修相关专辑-88册-9.18G 康佳最新彩电I2C总线调整-10页-4.7M.pdf
上传时间： 2013-06-25
上传用户：独孤求源
专辑类-电工电力专辑-99册-1.27G 工业企业电气调整手册-待整理.pdf
上传时间： 2013-04-24
上传用户：lifevast
专辑类-国标类相关专辑-313册-701M GB-T4677.9-1984-印制板镀层空隙率电图象测试方法.pdf
上传时间： 2013-07-30
上传用户：agent
专辑类-国标类相关专辑-313册-701M GB-T4677.21-1988-印制板镀层孔隙率测试方法-气体暴露法.pdf
上传时间： 2013-04-24
上传用户：sjyy1001
永磁同步电机(Permanent Magnet Synchronous Motor)因功率密度大、效率高、过载能力强、控制性能优良等优点，在中小容量调速系统和高精度调速场合发展迅速。但由于永磁同步电机的磁场具有独特的交叉耦合和交叉饱和现象，且其控制系统是一个强非线性、时变和多变量系统，要实现高精度调速就需对其控制策略进行深入研究。 永磁同步电机调速系统中，位置传感器的存在使得系统成本增加、结构复杂、可靠性降低，所以永磁同步电机的无位置传感器控制成为一个新的研究热点。本文拟借助于神经网络良好的逼近能力，实现永磁同步电机的无位置传感器控制。 人工神经网络(Neural Network)可以逼近任意复杂非线性映射，具有很强的自学习自适应能力，十分适合于解决复杂的非线性控制问题。其中，BP神经网络是目前广泛应用的神经网络之一，得到了较为深入的研究，其结构简单，需要离线确定的参数少、泛化能力强、逼近精度高、实时性强，采用BP神经网络实现永磁同步电机的调速控制具有重要意义。 文中提出了基于BP神经网络的永磁同步电机自适应调速控制策略，建立了一种包含辨识网络和控制网络的双神经网络结构控制系统。辨识网络在线动态辨识系统输出并对控制网络参数进行调整，控制网络与PI控制方法相结合实现永磁同步电机自适应转速控制。仿真结果表明，该系统动态响应快、实时性较强、精度较高。 文中提出了一种基于混合训练算法的BP神经网络永磁同步电机无位置传感器控制方法。采用混沌优化和梯度下降法相结合的混合算法对BP神经网络进行离线训练后，将其用于永磁同步电机的转子位置角在线估计。结果表明，该训练算法可以有效地加快神经网络收敛速度，且估计的转子位置角误差较小、精度较高。 文中建立了以TMS320F2812芯片为核心的永磁同步电机调速控制系统，并进行了相应的软硬件设计，为实现永磁同步电机的各种控制策略奠定了实验基础。DSP控制系统为神经网络训练提供样本，为研究永磁同步电机的自适应调速控制和转子位置角估计创造了条件。
上传时间： 2013-07-03
上传用户：kakuki123
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-07-09
上传用户：sdfsdfs
极值型中值滤波算法在高噪声率下的滤波效果不是很好，主要原因有以下两个：首先，滤波窗口中过多的噪声点会使窗口中的点在排序时产生中值偏移；其次是高噪声率环境下，可能序列中值本身就是是噪声点。对此，本文提出
上传时间： 2013-06-26
上传用户：小小小熊
现代通信系统对带宽和数据速率的要求越来越高，超宽带(ultra-wideband，UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点，成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析：一是介绍用于UWB无载波脉冲调制及直接序列码分多址调制(DS-CDMA)的新型脉冲，即Hermite正交脉冲，并且分析了这种构建UWB多元通信和多用户通信的系统性能。二是分析了UWB的多带频分复用物理层提案(MBOA)的调制技术，并在FPGA上实现了调制模块。正交Hermite脉冲集被提出用于UWB的M元双正交调制系统，获得高数据速率。调整脉冲的脉宽因子和中心频率能使脉冲满足FCC的频谱要求。M元双正交调制的接收机需要M/2个相关器，远比M元正交调制所需的相关器数量少。误码率一定时，维数M的增加可获得高的比特率和低的信噪比。虽然高阶的Hermite脉冲易受抖动时延的影响，但当抖动时延范围小于0.02ns时，其影响较为不明显。本文认为1～8阶的Hermite脉冲皆可用，可构成16元双正交系统。 正交Hermite脉冲集也可以构造UWB多用户系统。各用户的信息用不同的Hermite脉冲同时传输，其多用户的误比特率上限低于高斯单脉冲构成的PPM多用户系统的误比特率，所以其系统性能更优。正交Hermite脉冲还可以用于UWB的DS-CDMA调制，在8个脉冲可用的情况下，最多可容64个用户同时通信。 基于MBOA提出的UWB物理层协议，本文用Verilog硬件语言实现了调制与解调结构，并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。为了达到UWBMB-OFDM系统的FFT处理器的要求，一个混和基多通道流水线的FFT算法结构被提出。其有效的实现方法也被提出。这种结构采用多通道以获得高的数据吞吐量。此外，它用于存储和复数乘法器的硬件损耗相比其他的FFT处理器是最少的。高基的FFT蝶算减少了复数乘法器的数量。在132MHz的工作频率下，整个128点FFT变换在此结构模式下只需要242.4ns,满足了MBOA的要求。
上传时间： 2013-07-29
上传用户：TI初学者
