一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。
上传时间： 2014-01-21
上传用户：wangdean1101
armsys2410-b开发板核心板原理图
上传时间： 2016-06-09
上传用户：csgcd001
BCSCTL1 = 0X00 //将寄存器的内容清零 XT2震荡器开启 LFTX1工作在低ACLK的分频因子为1
上传时间： 2014-01-22
上传用户：asdfasdfd
B树的实现以及图形化显示，实现B树的插入、删除、显示
上传时间： 2016-06-11
上传用户：李梦晗
关于B样条曲面拟合的资料，很好很全面，从外国IEEE上下载的，供大家分享
标签：
上传时间： 2016-06-11
上传用户：wkchong
基于B/S的商贸管理系统，使用JSP开发环境
上传时间： 2016-06-12
上传用户：784533221
TL431应用.TL431,A、B集成电路是三端可编程并联稳压二极管。
上传时间： 2014-01-07
上传用户：84425894
用ＭＡＴＬＡＢ实现正交频分复用（ＯＦＤＭ）信道的模拟
上传时间： 2013-12-27
上传用户：hasan2015
本文章是关于正交频分复用信道模拟仿真的，文章介绍了整个设计的方案和流程
上传时间： 2013-12-29
上传用户：wang5829
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
