用VerilogHDL的16*16乘法器的设计实现
用VerilogHDL的16*16乘法器的设计实现，采用的是移位相乘方法...
乘法器技术资料
📦 资源总数：1406
📄 技术文档：1
💻 源代码：3487
乘法器（multiplier）是一种完成两个互不相关的模拟信号相乘作用的电子器件。它可以将两个二进制数相乘，它是由更基本的加法器组成的。乘法器可以通过使用一系列计算机算数技术来实现。乘法器不仅作为乘法、除法、乘方和开方等模拟运算的主要基本单元，而且还广泛用于电子通信系统作为调制、解调、混频、鉴相和自动增益控制；另外还可用于滤波、波形形成和频率控制等场合，因此是一种用途广泛的功能电路。
🔥 乘法器热门资料
查看全部1406个资源 »BJ-EPM240V2实验例程以及说明文档实验之五乘法器设计
BJ-EPM240V2实验例程以及说明文档实验之五乘法器设计...
流水线乘法器与加法器 开发环境：Modelsim（verilog hdl）
流水线乘法器与加法器 开发环境：Modelsim（verilog hdl）...
位加法器的verilog程序与4×4 乘法器的verilog描述！！！
位加法器的verilog程序与4×4 乘法器的verilog描述！！！...
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门...
📄 乘法器技术文档
查看更多 »💻 乘法器源代码
查看更多 »📂 乘法器资料分类