SDI接口的源程序,包括扰码编码,并串转换,用VHDL硬件描述语言编写
标签: VHDL SDI 接口 源程序
上传时间: 2014-08-24
上传用户:gtzj
前段时间看见有人在网上求并串转换的程序,今天闲了,就编了一个供大家参考一下。 其实是很简单的,只要理清思路,还是很容易的 。
标签: 转换 程序
上传时间: 2014-01-02
上传用户:epson850
实现6位数据宽度的并串转换,编译和仿真完美实现,编程环境Quartus.
标签: 数据 宽 转换
上传时间: 2016-08-20
上传用户:lht618
基于VHDL语言的并串转换程序,有四位的并行输出转换为串行输出
标签: VHDL 语言 程序 转换
上传时间: 2016-09-19
上传用户:dongqiangqiang
两个进程的并串转换设计,VHDL的Xilinx的开发环境
标签: 进程 转换
上传用户:13215175592
用ATMEGA16实现AD转换并通过串口将数据传回PC机
标签: ATMEGA 16 AD转换 串口
上传时间: 2014-01-13
上传用户:whenfly
用verilog HDL编写的并串转换模块,在ISE软件仿真过,也可综合
标签: verilog HDL 编写 转换模块
上传时间: 2014-10-10
上传用户:han_zh
verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
标签: verilogHDL 编写 转换模块
上传时间: 2014-01-07
上传用户:李彦东
上传时间: 2014-01-22
上传用户:ZJX5201314
并串转换器:将并行输入的信号以串行方式输出,这里要注意需先对时钟进行分频,用得到的低频信号控制时序,有利于观察结果(可以通过L灯观察结果)
标签: 转换器 并行 信号 串行方式
上传时间: 2013-12-21
上传用户:jiahao131