欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
嵌入式/单片机编程
›
两个进程的并串转换设计
两个进程的并串转换设计
嵌入式/单片机编程
45 K
180 次下载
2014-01-02
资源详细信息
文件格式
RAR
文件大小
45 K
资源分类
嵌入式/单片机编程
上传者
jecksonchen
发布时间
2014-01-02 23:15
下载统计
180
次
所需积分
2 积分
两个进程的并串转换设计 - 资源详细说明
两个进程的并串转换设计,VHDL的Xilinx的开发环境
两个进程的并串转换设计 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
a8-200828007329036-高阳.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 两个进程的并串转换设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关嵌入式/单片机编程资源:
#VHDL
#FPGA
#并串转换
#Xilinx
相关嵌入式/单片机编程资源推荐
1
两个进程的
并串转换
设计
两个进程的并串转换设计,VHDL的Xilinx的开发环境...
2014-01-02
180 次
1100 浏览
2
串并转换程序
串并转换程序,由串行输出转换为4位的并行输出...
2016-09-20
87 次
1052 浏览
3
串并转换源代码.串 并转换源代码.
串并转换源代码.串 并转换源代码....
2014-01-14
25 次
1067 浏览
4
用
VHDL
编写的
并串转换
和串并转换实例
用VHDL编写的并串转换和串并转换实例,希望对您有所帮助,其中输入数据是时钟的16倍...
2015-06-08
186 次
1108 浏览
5
FPGA
串并转换
该压缩文件使用VHDL编写了一个能实现串并转换的程序,使得犟串行输入的序列编程并行输出的序列...
2023-11-10
7 次
852 浏览
6
VHDL
串并转换源程序
VHDL串并转换源程序,可以实现信号在串行和并行间的转换。...
2013-12-14
67 次
1058 浏览
7
串并转换功能
串并转换功能,采用VERILOG语言编写,包括测试文件,与大家分享,供大家参考...
2017-05-25
103 次
1069 浏览
8
并/串转换器即并行输入、串行输出转换器
并/串转换器即并行输入、串行输出转换器,例如一个8bit输入的并/串转换器,输出时钟频率是输入时钟频率的8倍,输入端一个时钟到来,8个输入端口同时输入数据;输出端以8倍的速度将并行输入的8bit串行输...
2014-01-21
149 次
1165 浏览
9
verilog实现串并转换程序
verilog实现串并转换程序,适合初学FPGA的爱好者参考学习...
2023-02-03
2 次
10023 浏览
10
基于
FPGA
的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计...
2013-11-03
69 次
1147 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源