基于FPGA自适应高速RS编译码器的IP核设计
基于FPGA自适应高速RS编译码器的IP核设计...
基于FPGA自适应高速RS编译码器的IP核设计...
经过精心设计的比较器的代码,并在FPGA硬件平台实现和验证过的...
经过精心设计的移位器的代码,并在FPGA硬件平台实现和验证过的...
单片机编程:智能电子表设计:日历、时钟、秒表、定时器、温度计...
设计IIR数字陷波器,采样率为6.4kHz,陷波频率点为50Hz、150Hz、250Hz;c1.mat为输入数据文件;并且包括陷波前后的频谱分析。...
哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!...
是在evc环境下设计的串口数据采集系统。由定时器定时采集,希望对做EVC 串口的朋友有帮助。...
是在evc环境下设计的串口数据采集系统。由定时器定时采集,希望对做EVC 串口的朋友有帮助。...
数字密码引爆器顶层设计,VHDL结构描述程序...
2选一数字选择器 要的慢慢的来看 现在我都设计好了 可以直接调用就可以...