欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
经过精心设计的移位器的代码
经过精心设计的移位器的代码
VHDL/FPGA/Verilog
9 K
94 次下载
2016-05-11
资源详细信息
文件格式
RAR
文件大小
9 K
资源分类
VHDL/FPGA/Verilog
上传者
xinlanwj1226
发布时间
2016-05-11 10:24
下载统计
94
次
所需积分
2 积分
经过精心设计的移位器的代码 - 资源详细说明
经过精心设计的移位器的代码,并在FPGA硬件平台实现和验证过的
经过精心设计的移位器的代码 - 源码文件列表
本资源包含 6 个源码文件
支持在线预览,点击文件名即可查看
1
7_types.vhd
查看源码
2
readme.txt
查看源码
3
7_shiftreg.vhd
查看源码
4
7_test_vector.vhd
查看源码
5
7_synthesis_types.vhd
查看源码
6
7_mvl7_functions.vhd
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 经过精心设计的移位器的代码
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#移位器
#FPGA
#Verilog
#硬件设计
相关VHDL/FPGA/Verilog资源推荐
1
经过精心设计的
移位器
的代码
经过精心设计的移位器的代码,并在FPGA硬件平台实现和验证过的...
2016-05-11
94 次
1039 浏览
2
经过精心设计的加法器的代码
经过精心设计的加法器的代码,并在FPGA硬件平台实现和验证过的...
2014-01-11
178 次
1073 浏览
3
经过精心设计的比较器的代码
经过精心设计的比较器的代码,并在FPGA硬件平台实现和验证过的...
2014-01-18
124 次
1049 浏览
4
经过精心设计的除法器的代码
经过精心设计的除法器的代码,并在FPGA硬件平台实现和验证过的...
2014-11-24
61 次
1053 浏览
5
经过精心设计的滤波器的代码
经过精心设计的滤波器的代码,并在FPGA硬件平台实现和验证过的...
2016-05-11
36 次
1089 浏览
6
用于机器人运动控制的精确位移控制器设计
基于机器人运动控制的精密定位要求,研制高精度位移控制器,由传感器、模数电路和微处理器组成硬件电路部分,模型算法及控制流程组成软件部分,机械部件及电机等组成运动部件,进行集成模块化设计后成为一款高性能、...
2023-09-17
6 次
5762 浏览
7
精心打造面向matlab的BP神经网络的设计
精心打造面向matlab的BP神经网络的设计...
2015-10-03
193 次
1086 浏览
8
简单的16位CPU的VHDL设计 vhdl代码和cpu设计过程
简单的16位CPU的VHDL设计 vhdl代码和cpu设计过程...
2016-06-04
181 次
1201 浏览
9
基于vhdl的移位寄存器设计
16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口...
2013-04-24
127 次
1124 浏览
10
基于vhdl的移位寄存器设计
16位带有并行预置功能的右移移位寄存器,CLK1是时钟信号, LOAD是并行数据使能信号,QB是串行输出端口...
2024-05-18
9 次
4174 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源