用vhdl实现的分频器
用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制...
用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制...
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太...
J2ME上的一个播放器,可以更换皮肤.开源软件....
数字测频器,多信号测频,和标准频率比对 输出采样信号...
一个用evc开发的在windows mobile和wince上运行mid播放器...
一个可实现多倍(次)分频器VHDL源代码设计...
一个基于CPLD/FPGA的半整数分频器的设计的文档资料...
好的分频器设计程序,有三个,二分频,八分频随便改,比较实用...
数字上变频DUC是与数字下变频ddc相对应的工作.目前实现方式主要有:专用芯片,通用DSP和FPGA实现三种.本程序即给出了XILINX公司的Digital Up Converter核心程序(IP C...
S3C44B0X开发板上的蜂鸣器测试程序,经实验成功,欢迎下载。...