Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，
上传时间： 2016-03-30
上传用户：a6697238
本示例中使用了一个DCM模块，将输入时钟50MHz，倍频到100MHz，分频到25MHz，不同的频率值通过LED进行演示。
上传时间： 2014-07-07
上传用户：亚亚娟娟123
PROTEUS仿真用单片机系统板 系统资源丰富： ★ 内置RAM 32KB模块 ★ 内置8位动态数码显示模块 ★ 内置8X8点阵显示模块 ★ 4位静态数码显示模块 ★ 4位级联的74LS164串并转换模块 ★ 内置8通道8位A/D转换 ★ 内置8位D/A转换 ★ 内置2路SPI和I2C总线接口 ★ 内置4路1－Wire总线接口 ★ 内置4X4矩阵式键盘 ★ 内置4路独立式键盘 ★ 内置4路拨动开关 ★ 内置8位LED发光二极管 ★ 内置3路0－5V之间可调的电压 ★ 内置音频放大模块 ★ 2路继电器控制模块 ★ 2路4分频模块 ★ 内置RS232通信模块
上传时间： 2014-08-17
上传用户：hustfanenze
利用verilog语言，设计分频器，很不错的参考资料
上传时间： 2013-12-03
上传用户：685
基于DE2实验板，Quartus6.0开发环境，驱动两行液晶，其中分频值可以设置的更小一些，调试成功，编译下载即可。
上传时间： 2016-06-12
上传用户：caozhizhi
2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器
上传时间： 2013-12-26
上传用户：电子世界
该程序实现跑马灯效果,跑马灯共4个状态循环显示，本程序只使用了4个LED显示，可改变程序中的输出位数，增加显示位数。 INT_DIV 模块用于对主频进行分频，该实验中采用主频为50MHz的频率，进过分频产生5Hz的频率，以便在实验板上显示。（如果不分频直接用于实验板，LED将显示一直是亮的。） LED 模块用于产生4种不同的状态进行显示。 在电路中都是低电平有效。
上传时间： 2014-12-08
上传用户：youth25
该程序实现一个频率计，测量范围：1-49999999赫兹，用8为数码管扫描显示出被测信号的频率。 INT_DIV模块用于对系统的频率进行分频，此模块的输出信号为被测信号的频率，可以自己设定分频系数，验证频率计的功能，实际应用中，可去掉此模块，直接把待测信号加到CLKCIN端即可。 MYPINLVJI模块是实现频率计的主程序，对系统时钟进行分频，产生0.5赫兹的信号，在此信号的高电平期间（时间为1秒）对输入的信号进行计数，从而实现频率测量，最后用7段数码管显示出测量的频率。
上传时间： 2013-12-30
上传用户：ommshaggar
本文件包括多路选择器器建模，译码器实验程序，加法器实验程序，比较器实验程序，计数器建模，I2C接口标准建模源码，串行接口RS232标准建模源码标准，LCM建模源码，时钟６分频源码，串并转化源码。 ，对于硬件设计初学者来说有一定的参考价值。
上传时间： 2014-01-21
上传用户：stvnash
用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。
上传时间： 2013-11-29
上传用户：ve3344
